PCT

世界知的所有権機関 国 既 事 務 局 特許協力条約に基づいて公開された国際出願



(51) 国際特許分類6

G06F 17/15, H03H 17/02, H04J 13/02

A1

(11) 国際公開番号

WO99/06922

(43) 国際公開日

1999年2月11日(11.02.99)

(21) 国際出願番号

PCT/JP97/02647

(22) 国際出願日

1997年7月30日(30.07.97)

(71) 出願人 (米国を除くすべての指定国について)

松下電器産業株式会社

(MATSUSHITA ELECTRIC INDUSTRIAL CO., LTD.)[JP/JP] 〒571 大阪府門真市大字門真1006番地 Osaka, (JP)

(72) 発明者;および

(75) 発明者/出願人(米国についてのみ)

新出弘紀(SHINDE, Hiroki)[JP/JP]

〒214 神奈川県川崎市多摩区枡形5-26-24-202 Kanagawa, (JP)

(74) 代理人

弁理士 浅村 皓,外(ASAMURA, Kiyoshi et al.)

〒100 東京都千代田区大手町2丁目2番1号

新大手町ビル331 Tokyo, (JP)

(81) 指定国 JP, US, 欧州特許 (AT, BE, CH, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).

添付公開書類


国際調査報告書

(54)Title: DIGITAL MATCHED FILTER

(54)発明の名称 デジタルマッチトフィルタ

(57) Abstract

The power consumption of a digital matched filter for finding the value of the correlation between 6-bit digital signals (I_0) synchronized with a clock and an inverse spectrum spread code sequence composed of eight inverse spectrum spread codes (C_1 , C_5 , C_5 , C_4 , C_3 , C_1 , and C_0) is reduced. First to eight flipflops (211-218) constituting a storing section (210) are successively selected one by one at a clock by means of a write selecting circuit (220), and the digital signals (I_0) are stored in the selected flip-flops. The eight inverse spectrum spread codes are respectively stored in first to eight flip-flops (231-238) for code storage and shifted synchronously with the clock. The output signals of the first to eighth flip-flops (231-238) for code storage by means of first to eight multiplying circuits (241-248).



(57)要約

クロックに同期した 6 ビットのデジタル信号 (I。) と 8 個の逆拡散符号から なる逆拡散符号列(C, C。C。C、C、C、C。)との相関値を求めるた めのデジタルマッチトフィルタの低消費電力化を図る。記憶部 (2 1 0) を構成 する第1乃至第8のフリップフロップ群(211~218)が書込み選択回路 (220)によってクロックごとに順に選択され、選択されたフリップフロップ 群にデジタル信号(I。)が記憶される。8個の逆拡散符号は、第1乃至第8の 符号用フリップフロップ(231~238)にそれぞれ格納されており、クロッ クに同期してシフトされる。第1乃至第8のフリップフロップ群の出力信号と第 1乃至第8の符号用フリップフロップの出力信号とが第1乃至第8の乗算回路 (241~248) でそれぞれ乗算される。

PCTに基づいて公開される国際出願のパンフレット第一頁に掲載されたPCT加盟国を同定するために使用されるコード(参考情報)

ファガダググル マラボロ マラボロ アンン アン・デア アン・デア アン・デア アルパニア アルメニア オーストリア オーストラリア アゼルバイジャン ボズニア・ヘルツェゴビナ パルパドス LLLLLUVCE MI AM AT AU RABDEHMNW GGGGGGGG SSSSTTTTTT AZ BA BB バルハ・ハ ベルベー・ファソ ブルガリア ベナシ ベラル・シ ベニル BE BF BC TT AGSZNU VY GR HR HU MMMMMNNNNPPRRSSS 20012 カナダ 中央アフリカ コンゴー コンス スペス フートルーン 中国 キューバ キエーバス STPECPRZCI 日本 アネア アンドネタン 北朝性 フスタン マントアンシュア リセンデンシュタイン キノッコ チェツ デンマーク エスペイン エスペイン ロシア スーダン スウェーデン シンガポール

明細書

デジタルマッチトフィルタ

5 技術分野

本発明は、デジタルマッチトフィルタに関し、特に、携帯電話などのスペクトラム拡散信号の相関検出を行う相関検出器として用いるのに好適なデジタルマッチトフィルタに関する。

背景技術

20

- 10 携帯電話などで使用することが検討されている符号分割多元接続(CDMA) 方式によるスペクトラム拡散通信では、スペクトラム拡散信号を元の狭帯域の信 号に復調する際に、マッチトフィルタが用いられる(たとえば、「ディジタル携 帯電話CDMA用LSI, 110mWと低消費電力化」、日経エレクトロニクス、 No. 656, pp. 14~15, 1996年2月など)。
- 15 第1図は、FIRデジタルフィルタを用いて構成された8倍拡散8タップのデジタルマッチトフィルタの従来例を示すブロック図である(たとえば、「スペクトラム拡散ハンドブック第4版」、スタンフォード・テレコム社、1996年)。 このデジタルマッチトフィルタの伝達関数H(z)は、次式で表わされる。

$$H(z) = C_0 + C_1 z^{-1} + C_2 z^{-2} + C_3 z^{-3} + C_4 z^{-4} + C_5 z^{-5} + C_6 z^{-6} + C_7 z^{-7}$$
(1)

このデジタルマッチトフィルタは、信号入力端子1と、クロック入力端子2と、第1乃至第7のフリップフロップ群11~17からなるタップ付きシフトレジスタ10と、第1乃至第8の乗算器21~28と、第1乃至第7の加算器31~37と、出力端子5とを含む。ここで、タップ付きシフトレジスタ10を構成する第1乃至第7のフリップフロップ群11~17はそれぞれ、互いに並列接続された6個のフリップフロップから構成されている。

信号入力端子 1 には、アナログ信号(たとえば、スペクトラム拡散信号)が 4 . 0 9 6 M H z のサンプリング周波数でサンプリングされて生成されたデジタル信号 <math>I 。 が入力される。なお、デジタル信号 I 。 は、クロック入力端子 2 に入力さ

れる4.096MHzのクロックCLKに同期した6ビットの2の補数表現のデジタル信号である。デジタル信号I。は、タップ付きシフトレジスタ10の第1のフリップフロップ群11に入力されたのち、クロックCLKに同期して、第1のフリップフロップ群11から第7のフリップフロップ群17に向けて順次シフトされる。

第1乃至第8の乗算器21~28は、6ビット×1ビットの乗算器であり、6ビットの出力信号を出力する。第1の乗算器21では、デジタル信号I。(6ビット)と8ビットの逆拡散符号列C、C、C、C、C、C、C、C、C、のうちの逆拡散符号C。(1ビット)との乗算が行われる。第2乃至第8の乗算器22~28では、第1乃至第7のフリップフロップ群11~17の出力信号と逆拡散符号C、C、C、との乗算がそれぞれ行われる。

乗算器21~28では、たとえば、逆拡散符号が0を示すときは、デジタル信号I。および第1乃至第7のフリップフロップ群11~17の出力信号と-1との乗算がそれぞれ行われ、逆拡散符号が1を示すときは、デジタル信号I。および第1乃至第7のフリップフロップ群11~17の出力信号と1との乗算がそれぞれ行われる。なお、乗算器21~28における乗算の方法はこれに限られず、たとえば、逆拡散符号が0を示すときは、デジタル信号I。および第1乃至第7のフリップフロップ群11~17の出力信号と1との乗算がそれぞれ行われ、逆拡散符号が1を示すときは、デジタル信号I。および第1乃至第7のフリップフロップ群11~17の出力信号と1。および第1乃至第7のフリップフロップ群11~17の出力信号と一1との乗算がそれぞれ行われてもよい。

各乗算器21~28における乗算の手順について、第2図を参照して以下に説明する。

初期状態では、タップ付きシフトレジスタ10を構成する第1乃至第7のフリップフロップ群11~17の出力信号はすべて、0とされている。

25 第1の動作状態では、信号入力端子1にデジタル信号 I。の1番目のサンプリングデータ D。が入力され、このサンプリングデータ D。と逆拡散符号 C。との乗算が第1の乗算器 2 1 で行われる。したがって、 D。× C。の値を示す出力信号が、第1の乗算器 2 1 から出力される。

第2の動作状態では、信号入力端子1にデジタル信号1。の2番目のサンプリ

ングデータD、がクロックCLKに同期して入力されるとともに、1番目のサンプリングデータD。が第1のフリップフロップ群11に取り込まれる。その結果、2番目のサンプリングデータD」と逆拡散符号C。との乗算が第1の乗算器21で行われるとともに、1番目のサンプリングデータD。と逆拡散符号C」との乗りが第2の乗算器22で行われる。したがって、D、×C。の値を示す出力信号が第1の乗算器21から出力されるとともに、D。×C」の値を示す出力信号が第2の乗算器22から出力される。

第3の動作状態では、信号入力端子1にデジタル信号1。の3番目のサンプリングデータD。がクロックCLKに同期して入力され、1番目のサンプリングデータD。が第2のフリップフロップ群12に取り込まれ、2番目のサンプリングデータD。が第1のフリップフロップ群11に取り込まれる。その結果、3番目のサンプリングデータD。と逆拡散符号C。との乗算が第1の乗算器21で行われ、2番目のサンプリングデータD。と逆拡散符号C」との乗算が第2の乗算器22で行われ、1番目のサンプリングデータD。と逆拡散符号C。との乗算が第3の乗算器23で行われる。したがって、D2×C。の値を示す出力信号が第1の乗算器21から出力され、D1×C1の値を示す出力信号が第2の乗算器22から出力され、D0×C2の値を示す出力信号が第3の乗算器23から出力される。以降、同様の動作が第7の動作状態まで繰り返される。

第8の動作状態では、信号入力端子1にデジタル信号[。の8番目のサンプリングデータD、がクロックCLKに同期して入力され、1番目乃至7番目のサンプリングデータD。~D。が第7乃至第1のフリップフロップ群17~11にそれぞれ取り込まれる。したがって、D、×C。の値を示す出力信号が第1の乗算器21から出力され、D。×C」の値を示す出力信号が第2の乗算器22から出力され、D。×C。の値を示す出力信号が第3の乗算器23から出力され、D。×C。の値を示す出力信号が第4の乗算器24から出力され、D。×C。の値を示す出力信号が第5の乗算器25から出力され、D。×C。の値を示す出力信号が第5の乗算器25から出力され、D。×C。の値を示す出力信号が第7の乗算器27から出力され、D。×C。の値を示す出力信号が第7の乗算器27から出力され、D。×C。の値を示す出力信号が第7の乗算器27から出力され、D。×C。の値を示す出力信号が第8の乗算器28から出力される。

以上の動作により、デジタル信号 I。の最初の 8 個のサンプリングデータ D。 $\sim D$,と 8 ビットの逆拡散符号列 C, C 。

第9の動作状態では、信号入力端子1にデジタル信号1。の9番目のサンプリングデータD。がクロックCLKに同期して入力され、2番目乃至8番目のサンプリングデータD、 \sim D、が第7乃至第1のフリップフロップ群17 \sim 11にそれぞれ取り込まれる。したがって、D。 \times C。の値を示す出力信号が第1の乗算器21から出力され、D、 \times C、の値を示す出力信号が第2の乗算器22から出力され、D6、 \times C。の値を示す出力信号が第3の乗算器23から出力され、D5

10 × C,の値を示す出力信号が第4の乗算器24から出力され、D,×C,の値を示す出力信号が第5の乗算器25から出力され、D,×C。の値を示す出力信号が第6の乗算器26から出力され、D,×C。の値を示す出力信号が第7の乗算器27から出力され、D,×C,の値を示す出力信号が第8の乗算器28から出力される。その結果、デジタル信号1。の最初の8個のサンプリングデータD。

15 ~ D 、から 1 サンプリング後の 8 個のサンプリングデータ D 、 0 と 8 ビットの逆拡散符号列 0 、 0 、 0 、 0 、 0 、 0 、 0 、 0 、 0 と 0 相関値を求めるのに必要な乗算がすべて行われる。以降、同様の動作が繰り返される。

第1乃至第4の加算器31~34は、6ビット+6ビットの加算器であり、7ビットの出力信号を出力する。第5および第6の加算器35,36は、7ビット20 +7ビットの加算器であり、8ビットの出力信号を出力する。第7の加算器37は、8ビット+8ビットの加算器であり、9ビットの出力信号を出力する。第1の加算器31では、第1の乗算器21の出力信号(6ビット)と第2の乗算器22の出力信号(6ビット)との加算が行われる。第2の加算器32では、第3の乗算器23の出力信号(6ビット)と第4の乗算器24の出力信号(6ビット)との加算が行われる。第3の加算器33では、第5の乗算器25の出力信号(6ビット)と第6の乗算器26の出力信号(6ビット)との加算が行われる。第4の加算器34では、第7の乗算器27の出力信号(6ビット)と第8の乗算器28の出力信号(6ビット)との加算が行われる。第5の加算器35では、第1の加算器31の出力信号(7ビット)と第2の加算器32の出力信号(7ビット)

15

との加算が行われる。第6の加算器36では、第3の加算器33の出力信号(7ビット)と第4の加算器34の出力信号(7ビット)との加算が行われる。第7の加算器37では、第5の加算器35の出力信号(8ビット)と第6の加算器36の出力信号(8ビット)との加算が行われる。この結果、デジタル信号1。と 逆拡散符号列C、C。C。C、C、C、C。C。との相関値MFOUTが第7の加算器37において得られ、出力端子5を介して外部に出力される。

次に、受信信号がオーバーサンプリングされる場合に用いられるデジタルマッチトフィルタについて説明する。

携帯電話などで受信信号の相関検出を行って受信タイミングを検出する場合、 10 受信タイミング検出の精度を向上するために、受信信号は、通常、チップレート 周波数に対してm倍オーバーサンプリングされたのち、マッチトフィルタに入力 される。受信信号が2倍オーバーサンプリングされたときのマッチトフィルタの 伝達関数H(2)は、次式で表わされる。

$$H(z) = C_0 + C_1 z^{-2} + C_2 z^{-4} + C_3 z^{-6} + C_4 z^{-8} + C_6 z^{-10} + C_6 z^{-12} + C_7 z^{-14} (2)$$

第3図は、FIR2倍補間デジタルフィルタを用いて構成された8倍拡散16 タップのデジタルマッチトフィルタの従来例を示すブロック図である。このデジ タルマッチトフィルタは、信号入力端子101と、クロック入力端子102と、 第1乃至第14のフリップフロップ群111~124からなるタップ付きシフト 20 レジスタ110と、第1乃至第8の乗算器131~138と、第1乃至第7の加 算器141~147と、出力端子105とを含む。ここで、タップ付きシフトレ ジスタ110を構成する第1乃至第14のフリップフロップ群111~124は それぞれ、互いに並列接続された6個のフリップフロップから構成されている。

信号入力端子101には、アナログ信号(たとえば、スペクトラム拡散信号)
25 が8.192MHzのサンプリング周波数で2倍オーバーサンプリングされて生
成されたデジタル信号1。が入力される。なお、デジタル信号1。は、クロック
入力端子102に入力される8.192MHzのクロックCLKに同期した6ビットの2の補数表現のデジタル信号である。デジタル信号1。は、タップ付きシフトレジスタ110の第1のフリップフロップ群111に入力されたのち、クロ

ックCLKに同期して、第1のフリップフロップ群111から第14のフリップ フロップ群124に向けて順次シフトされる。

第1乃至第8の乗算器131~138は、6ビット×1ビットの乗算器であり、6ビットの出力信号を出力する。第1の乗算器131では、デジタル信号I。

(6 ビット) と8 ビットの逆拡散符号列 C, C。C。C、C。C。C、C。のうちの逆拡散符号 C。(1 ビット) との乗算が行われる。第2乃至第8の乗算器 132~138では、タップ付きシフトレジスタ110の偶数番目のフリップフロップ群112,114,116,118,120,122,124の出力信号と逆拡散符号 C, ~C, との乗算がそれぞれ行われる。

10 乗算器 1 3 1~1 3 8 では、たとえば、逆拡散符号が 0 を示すときは、デジタル信号 I 。および偶数番目のフリップフロップ群 1 1 2, 1 1 4, 1 1 6, 1 1 8, 1 2 0, 1 2 2, 1 2 4 の出力信号とー1 との乗算がそれぞれ行われ、逆拡散符号が 1 を示すときは、デジタル信号 I 。および偶数番目のフリップフロップ群 1 1 2, 1 1 4, 1 1 6, 1 1 8, 1 2 0, 1 2 2, 1 2 4 の出力信号と 1 と の乗算がそれぞれ行われる。なお、乗算器 1 3 1~1 3 8 における乗算の方法はこれに限られず、たとえば、逆拡散符号が 0 を示すときは、デジタル信号 I 。および偶数番目のフリップフロップ群 1 1 2, 1 1 4, 1 1 6, 1 1 8, 1 2 0, 1 2 2, 1 2 4 の出力信号と 1 との乗算がそれぞれ行われ、逆拡散符号が 1 を示すときは、デジタル信号 I 。および偶数番目のフリップフロップ群 1 1 2, 1 1 4, 1 1 6, 1 1 8, 1 2 0, 1 2 2, 1 2 4 の出力信号とー1 との乗算がそれぞれ行われてもよい。

第1乃至第4の加算器141~144は、6ビット+6ビットの加算器であり、7ビットの出力信号を出力する。第5および第6の加算器145,146は、7ビット+7ビットの加算器であり、8ビットの出力信号を出力する。第7の加算器 25器147は、8ビット+8ビットの加算器であり、9ビットの出力信号を出力する。第1の加算器141では、第1の乗算器131の出力信号(6ビット)と第2の乗算器132の出力信号(6ビット)との加算が行われる。第2の加算器142では、第3の乗算器133の出力信号(6ビット)と第4の乗算器134の出力信号(6ビット)との加算が行われる。第3の加算器143では、第5の乗

算器135の出力信号(6ビット)と第6の乗算器136の出力信号(6ビット)との加算が行われる。第4の加算器144では、第7の乗算器137の出力信号(6ビット)と第8の乗算器138の出力信号(6ビット)との加算が行われる。第5の加算器145では、第1の加算器141の出力信号(7ビット)と第2の加算器142の出力信号(7ビット)との加算が行われる。第6の加算器146では、第3の加算器143の出力信号(7ビット)と第4の加算器144の出力信号(7ビット)との加算が行われる。第7の加算器147では、第5の加算器145の出力信号(8ビット)と第6の加算器146の出力信号(8ビット)との加算が行われる。

しかしながら、第1図および第3図に示した従来のデジタルマッチトフィルタでは、消費電力が大きいという問題がある。すなわち、第1図に示した従来のデジタルマッチトフィルタでは、デジタル信号I。と逆拡散符号列C、C。C。

20 C. C. C. C. C. との相関値MFOUTを得るために、第1乃至第7のフリップフロップ群11~17からなるタップ付きシフトレジスタ10をタップ付き遅延線部として用いている結果、タップ付きシフトレジスタ10は4.096MH2のクロックCLKに同期して動作するため、消費電力が大きくなる。また、第3図に示した従来のデジタルマッチトフィルタでは、デジタル信号I。と逆拡
25 散符号列C, C。C, C。C。C。C。C。C。C。との相関値MFOUTを得るために、第1乃至第14のフリップフロップ群111~124からなるタップ付きシフトレジスタ110をタップ付き遅延線部として用いている結果、タップ付きシフトレジスタ110は8.192MH2のクロックCLKに同期して動作するため、消費電力がさらに大きくなる。

WO 99/06922 PCT/JP97/02647

携帯電話などのスペクトラム拡散信号の相関検出用の相関検出器では、同相チ ャネルおよび直交チャネルについて相関検出を行う必要があるため、上記のよう な従来のデジタルマッチトフィルタを2つ用いて相関検出器を構成する必要があ る。その結果、第1図または第3図に示した従来のデジタルマッチトフィルタを 5 用いて相関検出器を構成すると、相関検出器の消費電力が大きくなるという問題 がある。また、デジタル信号のビット数、シフトレジスタのタップ数および補間 処理数が増えるに比例して相関検出器の消費電力が大きくなるという問題がある。 相関検出器の低消費電力化を図るために、アナログ信号処理で相関検出を行う アナログ・デジタルフィルタを基本構成とした広帯域DS-CDMA用マッチト 10 フィルタが開発されている(佐和橋ら、「広帯域DS-CDMA用低消費電力マ ッチトフィルタLSI」,電子情報通信学会技術研究報告(無線通信),RCS95-120, 1996年1月)。しかし、この広帯域DS-CDMA用マッチトフィルタは、 アナログ入力信号が入力される複数のサンプルホールド回路から構成されたタッ プ付き遅延部と、このタップ付き遅延部の各出力信号とデジタル信号である乗数 15 との乗算を行う複数個の乗算回路とを用いている。このため、デジタル信号処理 が主に行われるスペクトラム拡散通信方式の携帯電話などの用途では、デジタル 回路ですべて構成されたデジタルマッチトフィルタの方がデジタル信号処理用の

また、米国特許第5,396,446号には、入力信号がそれぞれ入力される20複数のホールド回路と、乗数が格納された巡回型タップ付きシフトレジスタの各出力信号と巡回型タップ付きシフトレジスタの各出力信号とをそれぞれ乗算する複数の乗算器と、複数の乗算器の出力信号を加算する加算器とを含むデジタルフィルタ回路が開示されている。しかしながら、このデジタルフィルタ回路は、タップ付き遅延線部としてタップ付きシフトレジスタを用いる従来のデジタルマッチトフィルタに比べて低消費電力化を図る目的で考え出されたものではなく、2つの差動アンプと2つのトランジスタと2つのコンデンサとを用いてホールド回路を構成して、2つのトランジスタの導通/非導通を互いに逆位相のクロックで制御することにより、ホールドエラーを最小限に抑えることを目的として考え出されたものである。また、このデジタルフィルタ回路で

周辺回路との集積性がよりよい。

は、入力データは各ホールド回路のコンデンサに蓄積されて保持されるため、デジタル回路で入力データを保持する場合に比べ、入力データの保持精度が劣る。 さらに、このデジタルフィルタ回路では、ホールド回路,乗算器および加算器は、コンデンサなどのアナログ素子を用いて構成されている。このため、デジタル信 5 号処理が主に行われるスペクトラム拡散通信方式の携帯電話などの用途では、デジタル回路ですべて構成されたデジタルマッチトフィルタの方がデジタル信号処

本発明の目的は、低消費電力化が図れ、かつ、携帯電話などに使用した場合に もデジタル信号処理用の周辺回路とともにLSIにすることが容易なデジタルマ 10 ッチトフィルタを提供することにある。

発明の開示

本発明の第1のデジタルマッチトフィルタは、

理用の周辺回路との集積性がよりよい。

クロックに同期したNビットのデジタル信号とM個のデジタル符号からなるデジタル符号列との相関値を求めるためのデジタルマッチトフィルタであって、

- 15 a) 前記Nビットのデジタル信号が入力される第1乃至第Mのデジタル信号記憶 手段と、
 - b) 前記クロックに同期して前記第1乃至第Mのデジタル信号記憶手段を順に1 個ずつ選択して、該選択したデジタル信号記憶手段に前記Nビットのデジタル 信号を記憶させるデジタル書込み選択手段と、
- 20 c) 縦続接続された第1段乃至第M段の符号用フリップフロップを有し、かつ、 前記クロックに同期して動作するデジタル符号列用巡回型シフトレジスタであって、
 - ・前記M個のデジタル符号が前記第1段乃至第M段の符号用フリップフロップ にそれぞれ格納され、
- 25 ・前記第M段の符号用フリップフロップの出力端子が前記第1段の符号用フリップフロップの入力端子に接続されている、

デジタル符号列用巡回型シフトレジスタと、

d) 前記第1乃至第Mのデジタル信号記憶手段の出力信号と前記第1段乃至第M 段の符号用フリップフロップの出力信号とをそれぞれ乗算する第1乃至第Mの デジタル乗算手段と、

e) 該第1乃至第Mのデジタル乗算手段の出力信号を加算するデジタル加算手段 と、

を含む。

20

5 本発明の第1のデジタルマッチトフィルタは、FIRデジタルフィルタを用いて構成されたM倍拡散Mタップのデジタルマッチトフィルタにおいて、ビット数が多いデジタル信号をクロックに同期してシフトさせずにデジタル符号をクロックに同期してシフトさせて両者の相関値を求めるため、デジタル符号をクロックに同期してシフトさせずにビット数が多いデジタル信号をクロックに同期してシフトさせて両者の相関値を求める従来のデジタルマッチトフィルタと比べて、デジタル信号を記憶する際の消費電力を大幅に低減することができる。

本発明の第2のデジタルマッチトフィルタは、

第2のクロックのm倍の周波数を有する第1のクロックでオーバーサンプリングされたNビットのデジタル信号とM個のデジタル符号からなるデジタル符号列 15 との相関値を求めるためのデジタルマッチトフィルタであって、

- a) 前記Nビットのデジタル信号が入力されるm×M個のデジタル信号記憶手段と、
- b) 前記第1のクロックに同期して前記m×M個のデジタル信号記憶手段を順に 1個ずつ選択し、該選択したデジタル信号記憶手段に前記Nビットのデジタル 信号を記憶させるデジタル書込み選択手段と、
- c) 前記m×M個のデジタル信号記憶手段をm個ごとに分割して前記m×M個の デジタル信号記憶手段をM個のブロックに分け、該M個のブロックに含まれる 前記m個のデジタル信号記憶手段の出力信号を前記第2のクロックの一周期内 に順に選択して出力する第1乃至第Mのデジタル選択手段と、
- 25 d) 縦続接続された第1段乃至第M段の符号用フリップフロップを有し、かつ、 前記第2のクロックに同期して動作するデジタル符号列用巡回型シフトレジス 夕であって、
 - ・前記M個のデジタル符号が前記第1段乃至第M段の符号用フリップフロップ にそれぞれ格納され、

- ・前記第M段の符号用フリップフロップの出力端子が前記第1段の符号用フリップフロップの入力端子に接続されている、 デジタル符号列用巡回型シフトレジスタと、
- e) 前記第1乃至第Mのデジタル選択手段の出力信号と前記第1段乃至第M段の 5 符号用フリップフロップの出力信号とをそれぞれ乗算する第1乃至第Mのデジ タル乗算手段と、
 - f) 該第1乃至第Mのデジタル乗算手段の出力信号を加算するデジタル加算手段 と、

を含む。

10 本発明の第2のデジタルマッチトフィルタは、FIRm倍補間デジタルフィルタを用いて構成されたM倍拡散(m×M)タップのデジタルマッチトフィルタにおいて、ビット数が多いデジタル信号をクロックに同期してシフトさせずにデジタル符号をクロックに同期してシフトさせて両者の相関値を求めるため、デジタル符号をクロックに同期してシフトさせずにビット数が多いデジタル信号をクロックに同期してシフトさせずにビット数が多いデジタル信号をクロックに同期してシフトさせて両者の相関値を求める従来のデジタルマッチトフィルタと比べて、デジタル信号を記憶する際の消費電力を大幅に低減することができる。

本発明の第3のデジタルマッチトフィルタは、

第2のクロックのm倍の周波数を有する第1のクロックでオーバーサンプリン 20 グされたNビットのデジタル信号とM個のデジタル符号からなるデジタル符号列 との相関値を求めるためのデジクルマッチトフィルタであって、

- a) シリアルに入力される前記デジタル信号をシリアル/パラレル変換して第1 乃至第mのデジタル信号をパラレルに出力するシリアル/パラレル変換手段と、
- b) 該シリアル/パラレル変換手段から前記第1乃至第mのデジタル信号がそれ 25 ぞれ入力され、かつ、M個の記憶ユニットをそれぞれ有する第1乃至第mのデジタル信号用記憶手段と、
 - c) 前記第2のクロックに同期して前記第1乃至第mのデジタル信号用記憶手段 ごとに前記M個の記憶ユニットを順に上個ずつ選択し、該選択した記憶ユニットに前記第1乃至第Mのデジタル信号をそれぞれ記憶させるデジタル書込み選

15

択手段と、

- d) 前記第1乃至第mのデジタル信号用記憶手段の出力信号を前記M個の記憶ユニットごとに前記第2のクロックの一周期内に順に選択してそれぞれ出力する 第1乃至第Mのデジタル選択手段と、
- 5 e)縦続接続された第1段乃至第M段の符号用フリップフロップを有し、かつ、前記第2のクロックに同期して動作するデジタル符号列用巡回型シフトレジスタであって、
 - ・前記M個のデジタル符号が前記第1段乃至第M段の符号用フリップフロップ にそれぞれ格納され、
- 10 ・前記第M段の符号用フリップフロップの出力端子が前記第1段の符号用フリップフロップの入力端子に接続されている、

デジタル符号列用巡回型シフトレジスタと、

- f) 前記第1乃至第Mのデジタル選択手段の出力信号と前記第1段乃至第M段の 符号用フリップフロップの出力信号とをそれぞれ乗算する第1乃至第Mのデジ タル乗算手段と、
- g) 該第1乃至第Mのデジタル乗算手段の出力信号を加算するデジタル加算手段 と、

を含むデジタルマッチトフィルタ。

本発明の第3デジタルマッチトフィルタは、FIRデジタルフィルタを用いて **構成されたM倍拡散Mタップのデジタルマッチトフィルタをm個用いて、第2の** クロックのm倍の周波数を有する第1のクロックでオーバーサンプリングされた デジタル信号とデジタル符号との相関を求める際に、ビット数が多いデジタル信 号をクロックに同期してそれぞれシフトさせずにデジタル符号をクロックに同期 してシフトさせて両者の相関値を求めるため、デジタル符号をクロックに同期し

25 てシフトさせずにビット数が多いデジタル信号をクロックに同期してそれぞれシ フトさせて両者の相関値を求める従来のデジタルマッチトフィルタと比べて、デ ジタル信号を記憶する際の消費電力を大幅に低減することができる。

図面の簡単な説明

第1図は、FIRデジタルフィルタを用いて構成された8倍拡散8タップのデ

ジタルマッチトフィルタの従来例を示すブロック図である。

第2図は、第1図に示したデジタルマッチトフィルタにおける乗算の手順を説明するための図である。

第3図は、FIR2倍補間デジタルフィルタを用いて構成された8倍拡散16 5 タップのデジタルマッチトフィルタの従来例を示すブロック図である。

第4図は、本発明の第1の実施態様によるデジタルマッチトフィルタを示すブロック図である。

第5図は、第4図に示したデジタルマッチトフィルタにおける乗算の手順を説明するための図である。

10 第6図は、本発明の第2の実施態様によるデジタルマッチトフィルタが備える 書込み選択回路を示すブロック図である。

第7図は、第6図に示した書込み選択回路の動作を説明するためのタイミング 図である。

第8図は、本発明の第3の実施態様によるデジタルマッチトフィルタを示すブ 15 ロック図である。

第9図は、本発明の第4の実施態様によるデジタルマッチトフィルタを示すブロック図である。

第10図は、本発明の第5の実施態様によるデジタルマッチトフィルタを示す ブロック図である。

20 発明を実施するための最良の形態

(第1の実施態様)

本発明の第1の実施態様によるデジタルマッチトフィルタは、FIRデジタルフィルタを用いて構成された8倍拡散8タップのデジタルマッチトフィルタであって、第4図に示すように、信号入力端子201と、クロック入力端子202と、第1乃至第8の書込み選択用フリップフロップ221~228からなる巡回型タップ付きシフトレジスタを用いて構成された書込み選択回路220と、第1乃至第8の逆拡散符号用フリップフロップ231~238からなる巡回型タップ付きシフトレジスタを用いて構成された逆拡散符号列用シフトレジスタ230と、第1

乃至第8の乗算器241~248と、第1乃至第7の加算器251~257と、 出力端子205とを含む。ここで、記憶部210を構成する第1乃至第8のフリップフロップ群211~218はそれぞれ、互いに並列接続された6個のフリップフロップから構成されている。

- 5 信号入力端子201には、アナログ信号(たとえば、スペクトラム拡散信号)が4.096MHzのサンプリング周波数でサンプリングされて生成されたデジタル信号 I。が入力される。なお、デジタル信号 I。は、クロック入力端子202に入力される4.096MHzのクロックCLKに同期した6ビットの2の補数表現のデジタル信号である。
- 10 記憶部210を構成する第1乃至第8のフリップフロップ群211~218の データ入力端子Dには、デジタル信号I。が入力されている。また、第1乃至第 8のフリップフロップ群211~218のクロック入力端子Cには、書込み選択 回路220を構成する第1乃至第8の書込み選択用フリップフロップ221~2 28の出力信号がそれぞれ入力されている。
- 書込み選択回路220を構成する第1乃至第8の書込み選択用フリップフロッ 15 プ221~228は、初期状態では、任意の一つの書込み選択用フリップフロッ プに"1" (論理値でハイレベル) が書き込まれており、他の書込み選択用フリ ップフロップには"0" (論理値でロウレベル) が書き込まれている。以降、説 明の簡単のため、初期状態では、第8の書込み選択用フリップフロップ228の 20 みに"1"が書き込まれているとする。第1乃至第8の書込み選択用フリップフ ロップ221~228のクロック入力端子Cには、クロックCLKが入力されて いる。第8の書込み選択用フリップフロップ228のクロック入力端子Cにクロ ックCLKが入力すると、初期状態で第8の書込み選択用フリップフロップ22 8に書き込まれた"1"が第1の書込み選択用フリップフロップ221にシフト 25 される。第1の書込み選択用フリップフロップ221にシフトされた"1"は、 以降、クロックCLKに同期して、第2の書込み選択用フリップフロップ222 から第8の書込み選択用フリップフロップ228に向って順にシフトされる。こ れにより、記憶部210を構成する第1乃至第8のフリップフロップ群211~ 218のクロック入力端子Cには"1"がクロックCLKに同期して順に入力さ

れるため、デジタル信号I。がクロックCLKに同期して第1乃至第8のフリップフロップ群211~218に順に取り込まれて保持される。

逆拡散符号列用シフトレジスタ230を構成する第1乃至第8の逆拡散符号用フリップフロップ231~238には、8ビットの逆拡散符号列C、C。C。

5 C. C. C. C. C. の逆拡散符号がそれぞれ書き込まれている。以降、説明の 簡単のため、初期状態では、逆拡散符号C. ~ C. は、逆拡散符号C. から逆拡 散符号C. の順番で第1乃至第8の逆拡散符号用フリップフロップ231~23 8にそれぞれ格納されているとする。

第1乃至第8の逆拡散符号用フリップフロップ231~238のクロック入力 端子Cには、クロックCLKが入力されており、クロックCLKに同期して、第 1乃至第8の逆拡散符号用フリップフロップ231~238に格納された各逆拡散符号C。~C、が第1の逆拡散符号用フリップフロップ231から第8の逆拡散符号用フリップフロップ238へ向って順にシフトされる。なお、第8の逆拡散符号用フリップフロップ238にシフトされた逆拡散符号は、次のクロックC LKに同期して、第1の逆拡散符号用フリップフロップ231にシフトされる。これにより、第1乃至第8の逆拡散符号用フリップフロップ231~238からは、クロックCLKに同期して、逆拡散符号C。から逆拡散符号C、が順にシフトされながら出力される。

第1乃至第8の乗算器241~248は、6ビット×1ビットの乗算器であり、6ビットの出力信号を出力する。第1乃至第8の乗算器241~248では、第1乃至第8のフリップフロップ群211~218の出力信号(6ビット)と第1乃至第8の逆拡散符号用フリップフロップ231~238から出力される逆拡散符号(1ビット)との乗算がそれぞれ行われる。なお、乗算器241~248では、たとえば、逆拡散符号が1を示すときは、第1乃至第8のフリップフロップ25群211~218の出力信号と1との乗算が行われ、逆拡散符号が0を示すときは、第1乃至第8のフリップフロップ群211~218の出力信号と一1との乗算が行われる。

各乗算器241~248における乗算の手順について、第5図を参照して以下に述べる。

第1の動作状態では、信号入力端子201にデジタル信号 1。の1番目のサン プリングデータD。がクロックCLKに同期して入力されるとともに、初期状態 において書込み選択回路220の第8の書込み選択用フリップフロップ228に 書き込まれた"1"がクロックCLKに同期して第1の書込み選択用フリップフ 5 ロップ221にシフトされる。この結果、記憶部210の第1のシフトレジスタ 群211のクロック入力端子Cにのみ"1"が入力されて、1番目のサンプリン グデータD。が第1のシフトレジスタ群211に取り込まれて保持される。また、 初期状態で逆拡散符号列用シフトレジスタ230の第8の逆拡散符号用フリップ フロップ238に格納された逆拡散符号C。がクロックCLKに同期して第1の 10 逆拡散符号用フリップフロップ231にシフトされる結果、1番目のサンプリン グデータD。と逆拡散符号C。との乗算が第1の乗算器241で行われる。した がって、D。×C。の値を示す出力信号が、第1の乗算器241から出力される。 第2の動作状態では、信号入力端子201にデジタル信号1。の2番目のサン プリングデータD,がクロックCLKに同期して入力されるとともに、第1の動 15 作状態で書込み選択回路220の第1の書込み選択用フリップフロップ221に シフトされた"1"がクロックCLKに同期して第2の書込み選択用フリップフ ロップ222にシフトされる。この結果、記憶部210の第2のシフトレジスタ 群212のクロック入力端子Cにのみ"1"が入力されて、2番目のサンプリン グデータD」が第2のシフトレジスタ群212に取り込まれて保持される。この 20 とき、第1のフリップフロップ群211には、第1の動作状態で取り込まれた1 番目のサンプリングデータD。がそのまま保持されている。また、逆拡散符号列 用シフトレジスタ230に格納されている各逆拡散符号がクロックCLKに同期 してシフトされる結果、第1の動作状態で第1の逆拡散符号用フリップフロップ 231にシフトされた逆拡散符号C。が第2の逆拡散符号用フリップフロップ2 32にシフトされるとともに、第1の動作状態で第8の逆拡散符号用フリップフ 25 ロップ238にシフトされた逆拡散符号C」が第1の逆拡散符号用フリップフロ ップ231にシフトされる。その結果、2番目のサンプリングデータD」と逆拡 散符号 C。との乗算が第2の乗算器242で行われるとともに、1番目のサンプ リングデータD。と逆拡散符号C、との乗算が第1の乗算器241で行われる。

したがって、 $D_1 \times C_0$ の値を示す出力信号が第2の乗算器242から出力されるとともに、 $D_0 \times C_1$ の値を示す出力信号が第1の乗算器241から出力される。

第3の動作状態では、信号入力端子201にデジタル信号1。の3番目のサン 5 プリングデータD2がクロックCLKに同期して入力されるとともに、第2の動 作状態で書込み選択回路220の第2の書込み選択用フリップフロップ222に シフトされた"1"がクロックCLKに同期して第3の書込み選択用フリップフ ロップ223にシフトされる。この結果、記憶部210の第3のシフトレジスタ 群213のクロック入力端子Cにのみ"1"が入力されて、3番目のサンプリン 10 グデータD2が第3のシフトレジスタ群213に取り込まれて保持される。この とき、第1のフリップフロップ群211には、第1の動作状態で取り込まれた1 番目のサンプリングデータD。がそのまま保持されており、第2のフリップフロ ップ群212には、第2の動作状態で取り込まれた2番目のサンプリングデータ D, がそのまま保持されている。また、逆拡散符号列用シフトレジスタ230に 15 格納されている各逆拡散符号がクロックCLKに同期してシフトされる結果、第 2の動作状態で第2の逆拡散符号用フリップフロップ232にシフトされた逆拡 散符号C。が第3の逆拡散符号用フリップフロップ233にシフトされ、第2の 動作状態で第1の逆拡散符号用フリップフロップ231にシフトされた逆拡散符 号C」が第2の逆拡散符号用フリップフロップ232にシフトされ、第2の動作 20 状態で第8の逆拡散符号用フリップフロップ238にシフトされた逆拡散符号 C₂が第1の逆拡散符号用フリップフロップ231にシフトされる。その結果、 3番目のサンプリングデータD₂と逆拡散符号С。との乗算が第3の乗算器24 3で行われ、2番目のサンプリングデータD, と逆拡散符号C, との乗算が第2 の乗算器242で行われ、1番目のサンプリングデータD。と逆拡散符号C2と 25 の乗算が第1の乗算器241で行われる。したがって、D2×C。の値を示す出 力信号が第3の乗算器243から出力され、D₁×C₁の値を示す出力信号が第 2の乗算器242から出力され、D。×C2の値を示す出力信号が第1の乗算器 241から出力される。以降、第7の動作状態まで同様の動作が繰り返される。 第8の動作状態では、信号入力端子201にデジタル信号1。の8番目のサン

プリングデータD,がクロックCLKに同期して入力されるとともに、第7の動 作状態で書込み選択回路220の第7の書込み選択用フリップフロップ227に シフトされた"1"がクロックCLKに同期して第8の書込み選択用フリップフ ロップ228にシフトされる。この結果、記憶部210の第8のシフトレジスタ 5 群218のクロック入力端子Cにのみ"1"が入力されて、8番目のサンプリン グデータD,が第8のシフトレジスタ群218に取り込まれて保持される。この とき、第1乃至第7のフリップフロップ群211~217には、第7の動作状態 までに取り込まれた1番目乃至7番目のサンプリングデータD。~D。がそれぞ れそのまま保持されている。また、逆拡散符号列用シフトレジスタ230に格納 10 されている各逆拡散符号がクロックCLKに同期してシフトされる結果、第1乃 至第8の逆拡散符号用フリップフロップ231~238には逆拡散符号C,~ C。がそれぞれ格納される。これにより、記憶部210の第1乃至第8のフリッ プフロップ211~218にそれぞれ保持されたデジタル信号 [。の1番目から 8番目のサンプリングデータD。~D、と逆拡散符号列用シフトレジスタ230 15 の第1乃至第8の逆拡散符号列用フリップフロップ231~238にそれぞれシ フトされた逆拡散符号C, ~ C。との乗算が、第1乃至第8の乗算器241~2 48でそれぞれ行われる。その結果、D,×C。の値を示す出力信号が第8の乗 算器248から出力され、D。×C,の値を示す出力信号が第7の乗算器247 から出力され、D。×C2の値を示す出力信号が第6の乗算器246から出力さ 20 れ、D, ×C, の値を示す出力信号が第5の乗算器245から出力され、D, × C,の値を示す出力信号が第4の乗算器244から出力され、D2×C。の値を 示す出力信号が第3の乗算器243から出力され、D1×C。の値を示す出力信 号が第2の乗算器242から出力され、D。×Cィの値を示す出力信号が第1の 乗算器241から出力される。

以上の動作により、デジタル信号 I。の最初の8個のサンプリングデータD,
 D。D。D。D。D。D。D。と8ビットの逆拡散符号列C, C。C。C。C。C。C。

第9の動作状態では、信号入力端子201にデジタル信号I。の9番目のサンプリングデータD。がクロックCLKに同期して入力されるとともに、第8の動

作状態で書込み選択回路220の第8の書込み選択用フリップフロップ228に シフトされた"1"がクロックCLKに同期して第1の書込み選択用フリップフ ロップ221にシフトされる。この結果、記憶部210の第1のシフトレジスタ 群211のクロック入力端子Cにのみ"1"が入力されて、9番目のサンプリン 5 ゲデータD,が第1のシフトレジスタ群211に取り込まれて保持される。この とき、第2乃至第8のフリップフロップ群211~218には、第8の動作状態 までに取り込まれた2番目乃至8番目のサンプリングデータD」~D,がそれぞ れそのまま保持されている。また、逆拡散符号列用シフトレジスタ230に格納 されている各逆拡散符号がクロックCLKに同期してシフトされる結果、第1の 10 逆拡散符号用フリップフロップ231には逆拡散符号C。が格納され、第2乃至 第8の逆拡散符号用フリップフロップ232~238には逆拡散符号C,~C, がそれぞれ格納される。これにより、記憶部210の第1のフリップフロップ2 11に保持されたデジタル信号 I。の9番目のサンプリングデータD。と逆拡散 符号列用シフトレジスタ230の第1の逆拡散符号用フリップフロップ231に 15 格納された逆拡散符号C。との乗算が第1の乗算器241で行われるとともに、 第2乃至第9のフリップフロップ212~218にそれぞれ保持されたデジタル 信号 I 。 の 2 番目から 8 番目のサンプリングデータ D 、 ~ D 、 と逆拡散符号列用 シフトレジスタ230の第2乃至第8の逆拡散符号用フリップフロップ231~ 238にそれぞれ格納された逆拡散符号 Cィーとの乗算が第2乃至第8の乗 20 算器 2 4 2 ~ 2 4 8 でそれぞれ行われる。その結果、D。×C。の値を示す出力 信号が第1の乗算器241から出力され、D,×C,の値を示す出力信号が第8 の乗算器248から出力され、D。×C2の値を示す出力信号が第7の乗算器2 47から出力され、Ds×Csの値を示す出力信号が第6の乗算器246から出 力され、D、×C,の値を示す出力信号が第5の乗算器245から出力され、 25 D₃ × C₅ の値を示す出力信号が第4の乗算器244から出力され、D₂ × C₆

25 D₃ × C₅ の値を示す出力信号が第4の乗算器244から出力され、D₂ × C₅ の値を示す出力信号が第3の乗算器243から出力され、D₁ × C₇ の値を示す出力信号が第2の乗算器242から出力される。

その結果、デジタル信号 I。の最初の 8 個のサンプリングデータ D_{τ} D_{τ}

第1乃至第4の加算器251~254は、6ビット+6ビットの加算器であり、 - 7 ビットの出力信号を出力する。第 5 および第 6 の加算器 2 5 5 , 2 5 6 は、 7 ビット+7ビットの加算器であり、8ビットの出力信号を出力する。第7の加算 器257は、8ビット+8ビットの加算器であり、9ビットの出力信号を出力す る。第1の加算器251では、第1の乗算器241の出力信号(6ビット)と第 2の乗算器242の出力信号(6ビット)との加算が行われる。第2の加算器2 10 52では、第3の乗算器243の出力信号(6ビット)と第4の乗算器244の 出力信号(6ビット)との加算が行われる。第3の加算器253では、第5の乗 算器255の出力信号(6ビット)と第6の乗算器256の出力信号(6ビット) との加算が行われる。第4の加算器254では、第7の乗算器247の出力信号 (6 ビット) と第8の乗算器248の出力信号(6 ビット) との加算が行われる。 15 第5の加算器255では、第1の加算器251の出力信号(7ビット)と第2の 加算器252の出力信号(7ビット)との加算が行われる。第6の加算器256 では、第3の加算器253の出力信号(7ビット)と第4の加算器254の出力 信号(7ビット)との加算が行われる。第7の加算器257では、第5の加算器 255の出力信号(8ビット)と第6の加算器256の出力信号(8ビット)と 20 の加算が行われる。この結果、デジタル信号 I 。と逆拡散符号列 C, C。C。 C、C。C。C。C。との相関値MFOUTが第7の加算器257で得られ、出 力端子205を介して外部に出力される。

次に、本実施態様によるデジタルマッチトフィルタと第1図に示した従来のデジタルマッチトフィルタとの消費電力の比較について説明する。本実施態様によるデジタルマッチトフィルタでは、クロックCLKごとのデジタル信号I。の記憶部210への書込みは、第1乃至第8のフリップフロップ群211~218のうちの1つでしか行われない。したがって、各フリップフロップ群211~218を構成する一つのフリップフロップの消費電力をWとすると、記憶部210における消費電力は6Wとなる。また、本実施態様によるデジタルマッチトフィル

タでは、書込み選択回路220を構成する第1乃至第8の書込み選択用フリップ フロップ221~228と逆拡散符号列用シフトレジスタ230を構成する第1 乃至第8の逆拡散符号用フリップフロップ231~238とはクロックCLKに 同期して動作するため、書込み選択回路220および逆拡散符号列用シフトレジ 5 スタ230における消費電力は2×8W=16Wとなる。したがって、本実施態 様によるデジタルマッチトフィルタの記憶部210、書込み選択回路220およ び逆拡散符号列用シフトレジスタ230における消費電力は6W+16W=22 Wとなる。これに対して、第1図に示した従来のデジタルマッチトフィルタでは、 クロックCLKごとのデジタル信号I。のタップ付きシフトレジスタL0への書 10 込み時には、第1乃至第7のフリップフロップ群11~18はクロックCLKに 同期してすべて動作するため、タップ付きシフトレジスタ10における消費電力 は6×7W=42Wとなる。したがって、本実施態様によるデジタルマッチトフ ィルタの第1乃至第8の乗算器241~248および第1乃至第7の加算器25 1~257における消費電力と第1図に示した従来のデジタルマッチトフィルタ 15 の第1乃至第8の乗算器21~28および第1乃至第7の加算器31~37にお ける消費電力とは同じであるため、本実施態様によるデジタルマッチトフィルタ の消費電力は、第1図に示した従来のデジタルマッチトフィルタの消費電力に比 べて22W/42W≒1/2となる。

一般的には、M倍拡散Mタップデジタルマッチトフィルタでは、デジタル信号 1。のビット数をNとすると、本実施態様によるデジタルマッチトフィルタでは、記憶部210の各フリップフロップ群はN個のフリップフロップで構成され、書込み選択回路220および逆拡散符号列用シフトレジスタ230はそれぞれM個のフリップフロップで構成される。したがって、本実施態様によるデジタルマッチトフィルタの記憶部210, 書込み選択回路220および逆拡散符号列用シフトレジスタ230における消費電力は、NW+MW+MW=(N+M+M)Wとなる。これに対して、第1図に示した従来のデジタルマッチトフィルタでは、タップ付きシフトレジスタ10は(M-1)N個のフリップフロップで構成されるため、タップ付きシフトレジスタ10における消費電力は(M-1)NWとなる。したがって、本実施態様によるデジタルマッチトフィルタの消費電力は、第1図

に示した従来のデジタルマッチトフィルタの消費電力に比べて、(N+M+M) W/(M-1) NW=(N+M+M) / (M-1) Nとなる。なお、一般的には M≫1であるので、本実施態様によるデジタルマッチトフィルタの消費電力は、 第1図に示した従来のデジタルマッチトフィルタの消費電力に比べて、1/M+5 1/N+1/Nとなる。

15 第1乃至第8の乗算器241~248は、論理回路で構成された乗算器である 必要はなく、同じ乗算結果を出力する手段(たとえば、逆拡散符号が1の場合に は入力信号をそのまま出力し、逆拡散符号が0(係数-1の乗算)の場合には入 力信号の符号ビットを反転して出力する回路)であってもよい。

(第2の実施態様)

20 本発明の第2の実施態様によるデジタルマッチトフィルタは、第4図に示した 書込み選択回路220の代わりに第6図に示す書込み選択回路300を含む点で、 上述した第1の実施態様によるデジタルマッチトフィルタと異なる。

本実施態様によるデジタルマッチトフィルタが備える書込み選択回路300は、第6図に示すように、第1乃至第8の書込み選択用フリップフロップ311~318およびセレクタ回路320からなる巡回型タップ付きシフトレジスタを用いて構成されている。第1乃至第8の書込み選択用フリップフロップ311~318のクロック入力端子Cには、4.096MHzのクロックCLKがクロック入力端子301を介して入力されている。第1乃至第8の書込み選択用フリップフロップ311~318のリセット端子Rには、リセット信号RSがリセット信号

入力端子302を介して入力されている。セレクタ回路320の第1の入力端子 Aには、第8の審込み選択用フリップフロップ318の出力信号Q。が入力されている。セレクタ回路320の第2の入力端子Bには、電源電圧Vcc(論理値でハイレベルに相当する電圧)が入力されている。セレクタ回路320の選択端5子Sには、書込みタイミング制御信号WEが書込みタイミング制御信号入力端子303を介して入力されている。セレクタ回路320の出力端子Yは、第1の書込み選択用フリップフロップ311のデータ入力端子Dに接続されている。なお、セレクタ回路320では、書込みタイミング制御信号WEが"1"(論理値でハイレベル)のとき第2の入力端子Bが選択され、書込みタイミング制御信号WEが"1"(論理値でハイレベル)のとき第2の入力端子Bが選択され、書込みタイミング制御信号WE

次に、書込み選択回路 3 0 0 の動作について、第 7 図に示すタイミング図を参 照して説明する。時刻t。より前の時刻では、リセット信号RSが"0"である ため、第1乃至第8の書込み選択用フリップフロップ311~318はすべてリ セットされており、第1乃至第8の書込み選択用フリップフロップ311~31 15 8の出力信号Q1~Q。はすべて0とされている。時刻t。でリセット信号RS が"1"とされたのち、時刻 t : で書込みタイミング制御信号WEが"1"とさ れると、セレクタ回路320では、第2の入力端子Bが選択されて、セレクタ回 路320の出力端子Yから出力される出力信号は"1"となる。その結果、時刻 t, でクロックCLKが"0"から"1"になると、セレクタ回路320の出力 20 信号が第1の書込み選択用フリップフロップ311に取り込まれて保持されて、 第1の書込み選択用フリップフロップ311の出力信号Q,は"1"となる。こ のとき、第2乃至第8の書込み選択用フリップフロップ312~318には、時 刻 t, における第1乃至第7の書込み選択用フリップフロップ311~317の 出力信号 $Q_1 \sim Q_7$ (すべて0) がそれぞれ取り込まれて保持されるため、第2 25 乃至第8の書込み選択用フリップフロップ312~318の出力信号Q2~Q8 は0のままである。

時刻 t 、で書込みタイミング制御信号WEが "0" とされと、セレクタ回路 3 2 0 では、第1の入力端子Aが選択されて、セレクタ回路 3 2 0 の出力端子Yからは第8の書込み選択用フリップフロップ 3 1 8 の出力信号 Q 。が出力される。

その結果、時刻 t, でクロック CLKが "0" から"1" になると、第8の書込 み選択用フリップフロップ318の出力信号Q。が第1の書込み選択用フリップ フロップ311に取り込まれて保持されて、第1の書込み選択用フリップフロッ プ311の出力信号Qには"0"となる。また、第2の書込み選択用フリップフ 5 ロップ312には、時刻t3における第1の書込み選択用フリップフロップ31 1の出力信号Q」が取り込まれて保持されるため、第2の書込み選択用フリップ フロップ312の出力信号Q2は"1"となる。第3乃至第8の書込み選択用フ リップフロップ313~318には、時刻t』における第2乃至第7の書込み選 択用フリップフロップ312~317の出力信号Q2~Q,がそれぞれ取り込ま 10 れて保持されるため、第3乃至第8の書込み選択用フリップフロップ313~3 18 の出力信号Q。 \sim Q。は"0"のままである。以降、同様の動作が繰り返さ れる結果、第6図に示すように、時刻 t2 において第1の書込み選択用フリップ フロップ311に取り込まれて保持された"1"がクロックCLKに同期して第 1の書込み選択用フリップフロップ311から第8の書込み選択用フリップフロ 15 ップ318向ってシフトされる。そして、第8の書込み選択用フリップフロップ 3 1 8 取り込まれて保持された"1"は、クロックCLKに同期して第1の書込 み選択用フリップフロップ311にシフトされる。

本実施態様におけるデジタルマッチトフィルタの消費電力は、上述した第1の 実施態様によるデジタルマッチトフィルタの消費電力に比べて、セレクタ回路3 20の消費電力が加算されるだけであるため、第1図に示した従来のデジタルマッチトフィルタに比べて低消費電力化が図れる。

(第3の実施態様)

20

本発明の第3の実施態様によるデジタルマッチトフィルタは、FIR2倍補間 デジタルフィルタを用いて構成された8倍拡散16タップのデジタルマッチトフィルタであって、第8図に示すように、信号入力端子401と、第1のクロック 入力端子402と、第2のクロック入力端子403と、第1乃至第16のフリップフロップ群411~426からなる記憶部410と、第1乃至第16の書込み選択用フリップフロップ431~446からなる巡回型タップ付きシフトレジスタを用いて構成された書込み選択回路430と、第1乃至第8のセレクタ回路群

451~458と、第1乃至第8の逆拡散符号用フリップフロップ461~468からなる巡回型タップ付きシフトレジスタを用いて構成された逆拡散符号列用シフトレジスタ460と、第1乃至第8の乗算器471~478と、第1乃至第7の加算器481~487と、出力端子405とを含む。ここで、記憶部4105機成する第1乃至第16のフリップフロップ群411~426はそれぞれ、互いに並列接続された6個のフリップフロップから構成されている。また、第1乃至第8のセレクタ回路群451~458はそれぞれ、互いに並列接続された6個のセレクタ回路から構成されている。

信号入力端子401には、アナログ信号(スペクトラム拡散信号)が8.19
2 MH z のサンプリング周波数で2倍オーバーサンプリングされて生成されたデジタル信号 I。が入力される。なお、デジタル信号 I。は、第1のクロック入力端子402に入力される8.192 MH z の第1のクロック C L K 1に同期した6 ビットの2の補数表現のデジタル信号である。記憶部410を構成する第1乃至第16のフリップフロップ群411~426のデータ入力端子 D には、デジタル信号 I。が入力されている。また、第1乃至第16のフリップフロップ群411~426のクロック入力端子 C には、書込み選択回路430を構成する第1乃至第16の書込み選択用フリップフロップ431~446の出力信号がそれぞれ入力されている。

書込み選択回路 4 3 0 を構成する第1乃至第16の書込み選択用フリップフロップ 4 3 1~4 4 6 は、初期状態では、任意の一つの書込み選択用フリップフロップに "1" が書き込まれており、他の書込み選択用フリップフロップには "0" が書き込まれている。以降、説明の簡単のため、初期状態では、第16の書込み選択用フリップフロップ 4 4 6 のみに "1" が書き込まれて保持されているとする。第1乃至第16の書込み選択用フリップフロップ 4 3 1~4 4 6 のクロック 入力端子Cには、第1のクロックCLK1が入力されている。第16の書込み選択用フリップフロップ 4 4 6 に保持されていた 第1の書と、第16の書込み選択用フリップフロップ 4 4 6 に保持されていた "1" が第1の書込み選択用フリップフロップ 4 3 1 にシフトされる。第1の書 込み選択用フリップフロップ 4 3 1 にシフトされた "1" は、以降、第1のクロ

ックCLKIに同期して、第2の書込み選択用フリップフロップ432から第16の書込み選択用フリップフロップ446に向ってシフトされる。これにより、記憶部410を構成する第1乃至第16のフリップフロップ群411~426のクロック入力端子Cに"1"が第1のクロックCLK1に同期して順に入力されるため、デジタル信号I。が第1のクロックCLK1に同期して第1乃至第16のフリップフロップ群411~426に順に取り込まれて保持される。

第2のクロック入力端子403には、4.096MHzの第2のクロックCL K2が入力される。第1乃至第8のセレクタ回路群451~458を構成する各セレクタ回路の選択端子Sには、第2のクロックCLK2が入力されており、第102のクロックCLK2が"1"のとき第1の入力端子Aが選択され、第2のクロックCLK2が"0"のとき第2の入力端子Bが選択される。したがって、第2のクロックCLK2が"1"のときには、第1乃至第8のセレクタ回路群451~458の第1の入力端子Aにそれぞれ接続された記憶部410の奇数番目のフリップフロップ群411、413、415、417、419、421、423、

15 425の出力信号が、第1乃至第8のセレクタ回路群451~458の出力端子 Yからそれぞれ出力される。一方、第2のクロックCLK2が"0"のときには、 第1乃至第8のセレクタ回路群451~458の第2の入力端子Bにそれぞれ接 続された記憶部410の偶数番目のフリップフロップ群412,414,416, 418,420,422,424,426の出力信号が、第1乃至第8のセレク 20 夕回路群451~458の出力端子Yからそれぞれ出力される。

逆拡散符号列用シフトレジスタ460を構成する第1乃至第8の逆拡散符号用フリップフロップ461~468には、8ビットの逆拡散符号列C, C。C。C。C。C。C。の逆拡散符号がそれぞれ書き込まれている。以降、説明の簡単のため、初期状態では、逆拡散符号C。~C, は、逆拡散符号C, から逆拡 散符号C。の順番で第1乃至第8の逆拡散符号用フリップフロップ461~468にそれぞれ格納されているとする。第1乃至第8の逆拡散符号用フリップフロップ461~468のクロック入力端子Cには、8.192MHzの第1のクロックCLK1に同期した4.096MHzの第2のクロックCLK2が入力されており、第2のクロックCLK2に同期して、第1乃至第8の逆拡散符号用フリップ

ップフロップ461~468に格納された各逆拡散符号が第1の逆拡散符号用フリップフロップ461から第8の逆拡散符号用フリップフロップ468へ向ってシフトされる。なお、第8の逆拡散符号用フリップフロップ468にシフトされた逆拡散符号は、次の第2のクロックCLK2に同期して、第1の逆拡散符号用フリップフロップ461にシフトされる。これにより、第1乃至第8の逆拡散符号用フリップフロップ461~468からは、第2のクロックCLK2に同期して、逆拡散符号C。から逆拡散符号C、が順にシフトされながら出力される。

第1乃至第8の乗算器471~478は、6ビット×1ビットの乗算器であり、6ビットの出力信号を出力する。第1乃至第8の乗算器471~478では、第101乃至第8のセレクタ回路群451~458の出力信号(6ビット)と第1乃至第8の逆拡散符号用フリップフロップ461~468から出力される逆拡散符号(1ビット)との乗算がそれぞれ行われる。なお、乗算器471~478では、たとえば、逆拡散符号が1を示すときは、第1乃至第8のセレクタ回路群451~458の出力信号と1との乗算がそれぞれ行われ、逆拡散符号が0を示すときは、第1乃至第8のセレクタ回路群451~458の出力信号と一1との乗算がそれぞれ行われる。

第1万至第4の加算器481~484は、6ビット+6ビットの加算器であり、7ビットの出力信号を出力する。第5および第6の加算器485,486は、7ビット+7ビットの加算器であり、8ビットの出力信号を出力する。第7の加算20器487は、8ビット+8ビットの加算器であり、9ビットの出力信号を出力する。第1の加算器481では、第1の乗算器471の出力信号(6ビット)と第2の乗算器472の出力信号(6ビット)との加算が行われる。第2の加算器482では、第3の乗算器473の出力信号(6ビット)と第4の乗算器474の出力信号(6ビット)との加算が行われる。第3の加算器483では、第5の乗算器475の出力信号(6ビット)と第6の乗算器476の出力信号(6ビット)との加算が行われる。第4の加算器484では、第7の乗算器477の出力信号(6ビット)と第8の乗算器478の出力信号(6ビット)との加算が行われる。第5の加算器485では、第1の加算器481の出力信号(7ビット)と第2の加算器485では、第1の加算器481の出力信号(7ビット)と第2の加算器485では、第1の加算器486

- 15/1 以上のようは構成された本実施態様によるデジタルマッチトフィルタでは、初 成する第三乃至第16のワリップフロップ群411~426に、デジタル信号 1943 - 15 2 れ書き込まれ機保持されるとともに、逆拡散符号列用シフトレジスタ460を構 預告成する第1万至第8のフリップフロップ461~468に、逆拡散符号C1~ このでは、C. がそれぞれシフトされて保持される。その結果、第2のクロックCLK2が 12 のときには、第1乃至第8のセレクタ回路群451~458によってデジ iic タル信号II。の奇数番目のサンプリングデータD。, D2, D1, D6, D8, プラースをDia、DiaトDiが選択されることにより、第7の加算器487において、Dia $15 \times C_0 + D_{12} \times C_1 + D_{10} \times C_2 + D_8 \times C_3 + D_6 \times C_4 + D_4 \times C_5 + D_2$ ・・・・・× C。+D。× C、が得られ、デジタル信号 I。の最初の I 6 個のサンプリング D₈ , D₁₀, D₁₂. D₁₄と8ビットの逆拡散符号列C₇ C₆ C₅ C₇ C₂ 「「「「」」CFC。この相関値MFOUTが得られ、出力端子405を介して外部に出力さ 20-れる。また、第2のクロックCLK2が"0"のときには、第1乃至第8のセレ ーニースデークタ回路群45-1~458によってデジタル信号 I。の偶数番目のサンプリング こう・・・とより、第7の加算器487において、Dis×C。+Di3×C1+Di1×C2+ 「Dox Co Y Dox X Co Y Dox X Co Y Dox X Co Y Dox X Co X が得られ、デジ · '25 夕ル信号 Y るの最初の 1 6 個のサンプリングデータ D。 ~ D is の偶数番目のサン 逆拡散符等列で、C。C。C、C、C、C。との相関値MFOUTが得られ、

・ 一次に、本実施態様によるデジタルマッチトフィルタと第3図に示した従来のデ

出力端子405を介して外部に出力される。

ジタルマッチトフィルタとの消費電力の比較について説明する。本実施態様によ るデジタルマッチトフィルタでは、デジタル信号 I。の書込みに際して、記憶部 410を構成する第1乃至第16のフリップフロップ群411~426は第1の クロックCLK1に同期して1つずつしか動作しない。したがって、一つのフリ 5 ップフロップの消費電力をWとすると、記憶部 4 1 0 における消費電力は各フリ ップフロップ群を構成する6個のフリップフロップの消費電力の合計である6W となる。書込み選択回路430を構成する第1乃至第16の書込み選択用フリッ プフロップ431~446は第1のクロックCLK1が入力するたびに動作する ため、書込み選択回路430における消費電力は16Wとなる。逆拡散符号列用 10 シフトレジスタ460を構成する第1乃至第8の逆拡散符号用フリップフロップ 4 6 1 ~ 4 6 8 は、第 1 のクロック C L K 1 の周波数の 1 / 2 の周波数を有する 第2のクロックCLK2に同期して動作するため、逆拡散符号列用シフトレジス タ460における消費電力は8W/2=4Wとなる。したがって、本実施態様に よるデジタルマッチトフィルタの記憶部410、書込み選択回路430および逆 15 拡散符号列用シフトレジスタ460における消費電力は6W+16W+4W=2 6Wとなる。これに対して、第3図に示した従来のデジタルマッチトフィルタで は、タップ付きシフトレジスタ110を構成する第1乃至第14のフリップフロ ップ群111~124はクロックCLKが入力するたびに動作するため、タップ 付きシフトレジスタ110における消費電力は6×14W=84Wとなる。本実 20 施態様によるデジタルマッチトフィルタの第1乃至第8の乗算器471~478 および第1乃至第7の加算器481~487における消費電力と第3図に示した 従来のデジタルマッチトフィルタの第1乃至第8の乗算器131~138および 第1乃至第7の加算器141~147における消費電力とは同じである。したが って、本実施態様によるデジタルマッチトフィルタの第1乃至第8のセレクタ回 25 路群451~458における消費電力は小さいため、この消費電力を無視すると、 本実施態様によるデジタルマッチトフィルタの消費電力は、第3図に示した従来 のデジタルマッチトフィルタの消費電力に比べて26W/84W=1/3となる。 一般的には、FIRm倍補間フィルタ構成のMタップデジタルマッチトフィルタ では、デジタル信号 I。のビット数をNとすると、本実施態様によるデジタルマ

ッチトフィルタでは、記憶部410はMN個のフリップフロップで構成され、書 込み選択回路430はM個の書込み選択用フリップフロップで構成され、逆拡散 符号列用シフトレジスタ460はM/m個の逆拡散符号用フリップフロップで構 成される。しかし、記憶部410を構成する各フリップフロップ群は第1のクロ 5 ックCLK1に同期して1つずつしか動作せず、また、逆拡散符号列用シフトレ ジスタ460は第1のクロックCLK1の周波数の1/mの周波数を有する第2 のクロックCLK2に同期して動作するため、本実施態様によるデジタルマッチ トフィルタの記憶部410、書込み選択回路430および逆拡散符号列用シフト レジスタ 4 6 0 における消費電力は、NW+MW+(M/m²) W=(N+M+ 10 M/m²) Wとなる。これに対して、第3図に示した従来のデジタルマッチトフ ィルタでは、タップ付きシフトレジスタ110は(M-1) N個のフリップフロ ップで構成されるため、タップ付きシフトレジスタ110における消費電力は (M-1) NWとなる。したがって、本実施態様によるデジタルマッチトフィル タの消費電力は、第3図に示した従来のデジタルマッチトフィルタの消費電力に 15 比べて、 (N+M+M/m²) W/(M-1) NW= (N+M+M/m²)/ (M-1) Nとなる。なお、一般的にはM≫1であるので、本実施態様によるデ ジタルマッチトフィルタの消費電力は、第3図に示した従来のデジタルマッチト フィルタの消費電力に比べて、1/M+1/N+1/m2 Nとなる。

なお、本実施態様によるデジタルマッチトフィルタにおいても、書込み選択回 20 路430の代わりに、第6図に示した書込み選択回路300のように第1乃至第 16の書込み選択用フリップフロップおよびセレクタ回路からなる巡回型タップ 付きシフトレジスタを用いて構成された書込み選択回路を用いてもよい。

なるフリップフロップ群を8個用いて巡回型タップ付きシフトレジスタを構成された逆拡散符号列用シフトレジスタを使用すればよい。

第1乃至第8の乗算器471~478は、論理回路で構成された乗算器である 必要はなく、同じ乗算結果を出力する手段(たとえば、逆拡散符号が1の場合に 5 は入力信号をそのまま出力し、逆拡散符号が0(係数-1の乗算)の場合には入 力信号の符号ビットを反転して出力する回路)であってもよい。

(第4の実施態様)

本発明の第4の実施態様によるデジタルマッチトフィルタは、8. 192MH zでオーバーサンプリングされたデジタル信号 I。が 8. 192MHzのクロッ クに同期してシリアルに入力される場合のデジタルマッチトフィルタであって、 第9図に示すように、信号入力端子501と、クロック入力端子502と、シリ アル/パラレル変換器590と、インバータ595と、第1乃至第8のフリップ フロップ群511~518からなる第1の記憶部510と、第1乃至第8の書込 み選択用フリップフロップ521~528からなる巡回型タップ付きシフトレジ 15 スタを用いて構成された第1の書込み選択回路520と、第9乃至第16のフリ ップフロッブ群531~538からなる第2の記憶部530と、第9乃至第16 の書込み選択用フリップフロップ541~548からなる巡回型タップ付きシフ トレジスタを用いて構成された第2の書込み選択回路540と、第1乃至第8の セレケタ回路群551~558と、第1乃至第8の逆拡散符号用フリップフロッ プ561~568からなる巡回型タップ付きシフトレジスタを用いて構成された 20 逆拡散符号列用シフトレジスタ560と、第1乃至第8の乗算器571~578 と、第1乃至第7の加算器581~587と、出力端子505とを含む。ここで、 第1の記憶部510を構成する第1乃至第8のフリップフロップ群511~51 8および第2の記憶部530を構成する第9乃至第16のフリップフロップ群5 31~538はそれぞれ、互いに並列接続された6個のフリップフロップから構 25 成されている。また、第1乃至第8のセレクタ回路群551~558はそれぞれ、 互いに並列接続された6個のセレクタ回路から構成されている。

信号入力端子501には、アナログ信号 (スペクトラム拡散信号) が8.19 2MH2のサンプリング周波数でオーバーサンプリングされて生成された8.1 92MHzの周期のデジタル信号 I。が入力される。なお、デジタル信号 I。は、6ビットの2の補数表現のデジタル信号である。デジタル信号 I。は、シリアルノパラレル変換器 590でシリアルノパラレル変換されて、奇数番目のサンプリングデータからなる第1のデジタル信号 Ioiと偶数番目のサンプリングデータからなる第2のデジタル信号 Ioiとの開きれる。第1のデジタル信号 Ioiはシリアルノパラレル変換器 590の第1の出力端子Aから第1の記憶部 510に出力され、第2のデジタル信号 Ioiはシリアルノパラレル変換器 590の第2の出力端子Bから第2の記憶部 530に出力される。

第1の記憶部510を構成する第1乃至第8のフリップフロップ群511~5 18のデータ入力端子Dはシリアル/パラレル変換器502の第1の出力端子A 10 に接続されている。また、第1乃至第8のフリップフロップ群511~518の クロック入力端子Cには、第1の書込み選択回路520を構成する第1乃至第8 の書込み選択用フリップフロップ521~528の出力信号がそれぞれ入力され ている。第1乃至第8の書込み選択用フリップフロップ521~528は、初期 15 状態では、任意の一つの書込み選択用フリップフロップに"1"が書き込まれて 保持されており、他の書込み選択用フリップフロップには"0"が書き込まれて 保持されている。以降、説明の簡単のため、初期状態では、第8の書込み選択用 フリップフロップ528にのみ"1"が書き込まれて保持されているとする。第 1乃至第8の書込み選択用フリップフロップ521~528のクロック入力端子 20 Cには、クロックCLKが入力されている。第8の書込み選択用フリップフロッ プ528のクロック入力端子CにクロックCLKが入力すると、第8の書込み選 択用フリップフロップ528に保持されていた"1"が第1の書込み選択用フリ ップフロップ521にシフトされる。第1の書込み選択用フリップフロップ52 1にシフトされた"1"は、以降、クロックCLKに同期して、第2の書込み選 25 択用フリップフロップ521から第8の書込み選択用フリップフロップ528に 向ってシフトされる。これにより、第1の記憶部510を構成する第1乃至第8 のフリップフロップ群511~518のクロック入力端子Cに"1"がクロック CLKに同期して順に入力されるため、第1のデジタル信号1のがクロックCL Kに同期して第1乃至第8のフリップフロップ群511~518に順に取り込ま れて保持される。

第2の記憶部530を構成する第9乃至第16のフリップフロップ群531~ 5 3 8のデータ入力端子Dはシリアル/パラレル変換器 5 9 0 の第 2 の出力端子 Bに接続されている。また、第9乃至第16のフリップフロップ群531~53 8のクロック入力端子Cには、第2の書込み選択回路540を構成する第1乃至 第8の書込み選択用フリップフロップ541~548の出力信号がそれぞれ入力 されている。第9万至第16の書込み選択用フリップフロップ541~548は、 初期状態では、任意の一つの書込み選択用フリップフロップに"1"が書き込ま れて保持されており、他の書込み選択用フリップフロップには"0"が書き込ま 10 れて保持されている。以降、説明の簡単のため、初期状態では、第16の書込み 選択用フリップフロップ548にのみ"1"が書き込まれて保持されているとす る。第9乃至第16の書込み選択用フリップフロップ541~548のクロック 入力端子Cには、インバータ595により極性が反転されたクロックCLK(以 下、「反転クロックCLKB」と称する。)が入力されている。第16の書込み 15 選択用フリップフロップ 5 4 8 のクロック入力端子 C に反転クロック C L K B が 入力すると、第16の書込み選択用フリップフロップ548に保持されていた "1"が第9の書込み選択用フリップフロップ541にシフトされる。第9の書 込み選択用フリップフロップ541にシフトされた"1"は、以降、反転クロッ クCLKBに同期して、第9の書込み選択用フリップフロップ541から第16 20 の書込み選択用フリップフロップ548に向ってシフトされる。これにより、第 2の記憶部530を構成する第8乃至第16のフリップフロップ群531~53 8のクロック入力端子Cに"1"が反転クロックCLKBに同期して順に入力さ れるため、第2のデジタル信号 I o2が反転クロックCLKBに同期して第9乃至 第16のフリップフロップ群531~538に順に取り込まれて保持される。

25 第1乃至第8のセレクタ回路群551~558を構成する各セレクタ回路の選択端子Sには、クロックCLKが入力されており、クロックCLKが"1"のとき第1の入力端子Aが選択され、クロックCLKが"0"のとき第2の入力端子Bが選択される。したがって、クロックCLKが"1"のときには、第1乃至第8のセレクタ回路群551~558の第1の入力端子Aにそれぞれ接続された第

1の記憶部510を構成する第1乃至第8のフリップフロップ群511~518 の出力信号が選択されて、第1乃至第8のセレクタ回路群551~558の出力端子Yからそれぞれ出力される。一方、クロックCLKが"0"のときには、第1乃至第8のセレクタ回路群551~558の第2の入力端子Bにそれぞれ接続5 された第2の記憶部530を構成する第9乃至第16のフリップフロップ群531~538の出力信号が選択されて、第1乃至第8のセレクタ回路群551~558の出力端子Yからそれぞれ出力される。

逆拡散符号列用シフトレジスタ 5 6 0 を構成する第 1 乃至第 8 の逆拡散符号用フリップフロップ 5 6 1 ~ 5 6 8 には、8 ビットの逆拡散符号列 C, C。C。

10 C、C。C、C、C、C。の逆拡散符号がそれぞれ格納されている。以降、説明の簡単のため、初期状態では、逆拡散符号C、~C。が第1乃至第8の逆拡散符号用フリップフロップ561~568のクロック入力端子Cには、クロックCLKが入力されており、クロックCLKに同期して、第1乃至第8の逆拡散符号用フリップフロップ561~568に格納された各逆拡散符号が第1の逆拡散符号用フリップフロップ561~568に格納された各逆拡散符号が第1の逆拡散符号用フリップフロップ561から第8の逆拡散符号用フリップフロップ568へ向ってシフトされる。なお、第8の逆拡散符号用フリップフロップ568にシフトされた逆拡散符号は、次のクロックCLKに同期して、第1の逆拡散符号用フリップフロップ561にシフトされる。これにより、第1乃至第8の逆拡散符号用フリップフロップ561~568からは、クロックCLKに同期して、逆拡散符号C。から逆拡散符号C、が順にシフトされながら出力される。

第1乃至第8の乗算器571~578は、6ビット×1ビットの乗算器であり、6ビットの出力信号を出力する。第1乃至第8の乗算器571~578では、第1乃至第8のセレクタ回路群551~558から出力される第1のデジタル信号 Ioi (6ビット)と第1乃至第8の逆拡散符号用フリップフロップ561~568から出力される逆拡散符号(1ビット)との乗算が、クロックCLKが"1"の期間にそれぞれ行われるとともに、第1乃至第8のセレクタ回路群551~558から出力される第2のデジタル信号Io2(6ビット)と第1乃至第8の逆拡散符号用フリップフロップ561~568から出力される逆拡散符号(1ビット)

との乗算が、クロック CLKが "0" の期間にそれぞれ行われる。なお、乗算器 $5.71\sim5.7.8$ では、たとえば、逆拡散符号が 1.6 を示すときは、第 1.6 万至第 8.0 セレクタ回路群 $5.5.1\sim5.5.8$ の出力信号と 1.6 との乗算がそれぞれ行われ、逆拡散符号が 1.6 を示すときは、第 1.6 万至第 1.6 8 のセレクタ回路群 1.6 5 1.6 5 1.6 8 の出力 1.6 6 信号と 1.6 0 乗算がそれぞれ行われる。

第1乃至第4の加算器581~584は、6ビット+6ビットの加算器であり、 7ビットの出力信号を出力する。第5および第6の加算器585,586は、7 ビット+7ビットの加算器であり、8ビットの出力信号を出力する。第7の加算 器587は、8ビット+8ビットの加算器であり、9ビットの出力信号を出力す 10 る。第1の加算器581では、第1の乗算器571の出力信号(6ビット)と第 2の乗算器572の出力信号(6ビット)との加算が行われる。第2の加算器5 82では、第3の乗算器573の出力信号(6ビット)と第4の乗算器574の 出力信号(6ビット)との加算が行われる。第3の加算器583では、第5の乗 算器575の出力信号(6ビット)と第6の乗算器576の出力信号(6ビット) 15 との加算が行われる。第4の加算器584では、第7の乗算器577の出力信号 (6ビット)と第8の乗算器578の出力信号(6ビット)との加算が行われる。 第5の加算器585では、第1の加算器581の出力信号(7ビット)と第2の 加算器582の出力信号(7ビット)との加算が行われる。第6の加算器586 では、第3の加算器583の出力信号(7ビット)と第4の加算器584の出力 20 信号(7ビット)との加算が行われる。第7の加算器587では、第5の加算器 5 8 5 の出力信号 (8 ビット) と第 6 の加算器 5 8 6 の出力信号 (8 ビット) と の加算が行われる。

以上のように構成された本実施態様によるデジタルマッチトフィルタでは、初期状態から16個のクロックCLKが入力されると、第1の記憶部510を構成25 する第1乃至第8のフリップフロップ群511~518に、第1のデジタル信号 I_{01} の最初の第1番目乃至第8番目のサンプリングデータ D_{0} ~ D_{0} がそれぞれ書き込まれて保持され、第2の記憶部530を構成する第9乃至第16のフリップフロップ群531~536に、第2のデジタル信号 I_{02} の最初の第1番目乃至第8番目のサンプリングデータ I_{02} の最初の第1番目乃至第8番目のサンプリングデータ I_{02} の最初の第1番目乃至

選択されることにより、第7の加算器587において、d,×C。+d。×C,+d。×C,+d。×C,+d。×C。+d。×C。+d。×C。+d。×C。
+d。×C。+d。×C。+d。×C。+d。×C。
が得られ、第2のデジタル信号 I。の最初の8個のサンプリングデータd。~

15 d,と8ビットの逆拡散符号列C。C。C。C。C。C。C。C。との相関値M
FOUTが得られ、出力端子505を介して外部に出力される。その結果、第8
図に示した第3の実施態様によるデジタルマッチトフィルタと同様なFIR2倍
補間デジタルフィルタを用いて構成された8倍拡散16タップのデジタルマッチトフィルタを実現することができる。

10 また、クロックCLKが"0"のときには、第1乃至第8のセレクタ回路群55

1~558によって第2のデジタル信号Ⅰ₀₂のサンプリングデータd。~d,が

- 20 なお、本実施態様によるデジタルマッチトフィルタにおいても、第1および第2の書込み選択回路520,540の代わりに、第6図に示した書込み選択回路300のように第1乃至第8の書込み選択用フリップフロップおよびセレクタ回路からなる巡回型タップ付きシフトレジスタを用いて構成された書込み選択回路を用いてもよい。

のビット数が2以上である場合には、第9図に示した逆拡散符号列用シフトレジスタ560の代わりに、互いに並列接続された2個以上のフリップフロップからなるフリップフロップ群を8個用いて巡回型タップ付きシフトレジスタを構成された逆拡散符号列用シフトレジスタを使用すればよい。

5 第1乃至第8の乗算器571~578は、論理回路で構成された乗算器である 必要はなく、同じ乗算結果を出力する手段(たとえば、逆拡散符号が1の場合に は入力信号をそのまま出力し、逆拡散符号が0(係数-1の乗算)の場合には入 力信号の符号ビットを反転して出力する回路)であってもよい。

(第5の実施態様)

- 10 本発明の第5の実施態様によるデジタルマッチトフィルタは、記憶素子を用いて構成された8倍拡散8タップのデジタルマッチトフィルタであって、第10図に示すように、信号入力端子601と、クロック入力端子602と、アドレスカウンタ650と、第1乃至第8のメモリ611~618からなる記憶部610と、第1乃至第8の逆拡散符号用フリップフロップ621~628からなる巡回型タップ付きシフトレジスタを用いて構成された逆拡散符号列用シフトレジスタ620と、第1乃至第8の乗算器631~638と、第1乃至第7の加算器641~647と、出力端子605とを含む。ここで、記憶部610を構成する第1乃至第8のメモリ611~618のアドレスはそれぞれ、第0番地から第7番地とされている。
- 20 信号入力端子 6 0 1 には、アナログ信号(スペクトラム拡散信号)が 4 . 0 9 6 MH z のサンプリング周波数でサンプリングされて生成されたデジタル信号 I 。 が入力される。なお、デジタル信号 I 。は、クロック入力端子 6 0 2 から入力される 4 . 0 9 6 MH z のクロック C L K に同期した 6 ビットの 2 の補数表現のデジタル信号である。記憶部 6 1 0 を構成する第 1 乃至第 8 のメモリ 6 1 1 ~ 6 1 8 のデータ入力端子には、デジタル信号 I 。が入力されている。また、第 1 乃至第 8 のメモリ 6 1 1 ~ 6 1 8 のアドレス人力端子には、アドレスカウンタ 6 5 0 の出力信号が入力されている。

アドレスカウンタ650は、クロック入力端子Cから入力されるクロックCL Kをカウントする3ビットカウンタである。なお、説明の簡単のため、初期状態 では、アドレスカウンタ650の出力信号は、第7番地を示す"111"とされているとする。最初のクロックCLKがアドレスカウンタ650のクロック入力端子Cに入力されると、アドレスカウンタ650の出力信号は第0番地を示す"000"となる結果、記憶部610の第1のメモリ611が書込み可能状態となる。2個目のクロックCLKがアドレスカウンタ650のクロック入力端子Cに入力されると、アドレスカウンタ650の出力信号は第1番地を示す"001"となる結果、第2のメモリ612が書込み可能状態となる。以下、同様にして、クロックCLKに同期して、第3乃至第8のメモリ613~618が順に書込み可能状態となる。その後、9個目のクロックCLKがアドレスカウンタ650の出力信号は第0番地を示す"000"となる結果、記憶部610の第1のメモリ611が書込み可能状態となる。したがって、デジタル信号1。は、クロックCLKに同期して記憶部610を構成する第1乃至第8のメモリ611~618に順に取り込まれて保持される。

逆拡散符号列用シフトレジスタ620を構成する第1乃至第8の逆拡散符号用 15 フリップフロップ621~628には、8ビットの逆拡散符号列C,C。C。 ℃、℃。℃、℃、℃。の逆拡散符号がそれぞれ書き込まれている。以降、説明の 簡単のため、初期状態では、逆拡散符号 Cr~ C。が第1乃至第8の逆拡散符 号用フリップフロップ 5 6 1 ~ 5 6 8 にそれぞれ格納されているとする。第 1 乃 20 至第8の逆拡散符号用フリップフロップ621~628のクロック入力端子Cに は、クロックCLKが入力されており、クロックCLKに同期して、第1至第8 の逆拡散符号用フリップフロップ621~628に書き込まれた各逆拡散符号が 第1の逆拡散符号用フリップフロップ621から第8の逆拡散符号用フリップフ ロップ628へ向ってシフトされる。なお、第8の逆拡散符号用フリップフロッ 25 プ628にシフトされた逆拡散符号は、次のクロックCLKに同期して、第1の 逆拡散符号用フリップフロップ621にシフトされる。これにより、第1乃至第 8の逆拡散符号用フリップフロップ621~628からは、クロックCLKに同 期して、逆拡散符号C。から逆拡散符号C、が順にシフトされながら出力される。 第1乃至第8の乗算器631~638は、6ビット×リビットの乗算器であり、 6 ビットの出力信号を出力する。第1乃至第8の乗算器631~638では、第1乃至第8のメモリ611~618から出力されるデジタル信号I。(6 ビット)と第1乃至第8の逆拡散符号用フリップフロップ621~628から出力される逆拡散符号(1 ビット)との乗算がそれぞれ行われる。なお、乗算器631~638では、逆拡散符号が"0"を示すときは、第1乃至第8のメモリ611~618の出力信号と-1との乗算がそれぞれ行われる。各乗算器631~638における乗算の手順について、以下に述べる。

第1の動作状態で、信号入力端子601に、デジタル信号I。の1番目のサンプリングデータD。がクロックCLKに同期して入力されるとともに、クロック CLKがアドレスカウンタ650のクロック入力端子Cに入力されて、初期状態において第7番地を示す"111"とされたアドレスカウンタ650の出力信号が、第0番地を示す"000"となる。その結果、1番目のサンプリングデータ D。が第1のメモリ611に書き込まれて保持される。また、初期状態において 逆拡散符号列用シフトレジスタ620の第8の逆拡散符号用フリップフロップ6 28に格納されている逆拡散符号C。がクロックCLKに同期して第1の逆拡散 符号用フリップフロップ621にシフトされる結果、1番目のサンプリングデータD。と逆拡散符号C。との乗算が第1の乗算器631で行われる。したがって、D。×C。の値を示す出力信号が、第1の乗算器631から出力される。

第2の動作状態で、信号入力端子201にデジタル信号I。の2番目のサンプ20 リングデータD、がクロックCLKに同期して入力されるとともに、クロックCLKがアドレスカウンタ650のクロック入力端子Cに入力されて、アドレスカウンタ650の出力信号が、第1番地を示す"001となる。その結果、2目のサンプリングデータD、が第2のメモリ612に書き込まれて保持される。このとき、記憶部610の第1のメモリ611には、第1の動作状態で書き込まれた1番目のサンプリングデータD。がそのまま保持されている。また、逆拡散符号列用シフトレジスタ620に格納されている各逆拡散符号がクロックCLKに同期してシフトされる結果、第1の動作状態において第1の逆拡散符号用フリップフロップ621にシフトされるとともに、第8の逆拡散符号用フリップフロップ6

28に格納された逆拡散符号C」が第1の逆拡散符号用フリップフロップ621にシフトされる。その結果、2番目のサンプリングデータD」と逆拡散符号C。との乗算が第2の乗算器632で行われるとともに、1番目のサンプリングデータD。と逆拡散符号C」との乗算が第1の乗算器631で行われる。したがって、D」×C。の値を示す出力信号が第2の乗算器632から出力されるとともに、D。×C」の値を示す出力信号が第1の乗算器631から出力される。以降、第7の動作状態まで同様の動作が繰り返される。

第8の動作状態では、信号入力端子601にデジタル信号1。の8番目のサン プリングデータD、がクロックCLKに同期して入力されるとともに、クロック 10 CLKがアドレスカウンタ 6 5 0 のクロック入力端子Cに入力されて、アドレス カウンタ650の出力信号が、第7番地を示す"111となる。その結果、8番 目のサンプリングデータD₁が第8のメモリ618に書き込まれて保持される。 このとき、記憶部610の第1乃至第7のメモリ611~617には、第7の動 作状態までに書き込まれた1番目乃至7番目のサンプリングデータD。~D。が 15 それぞれ保持されている。また、逆拡散符号列用シフトレジスタ620に格納さ れている各逆拡散符号がクロックCLKに同期してシフトされる結果、第1乃至 第8の逆拡散符号用フリップフロップ621~628には逆拡散符号C₁~C₀ がそれぞれ格納される。これにより、記憶部610の第1乃至第8のメモリ61 $1 \sim 6 \cdot 1 \cdot 8$ にそれぞれ保持されたデジタル信号 $1 \cdot 0 \cdot 0 \cdot 1$ 番目から $8 \cdot 8$ 番目のサンプ 20 リングデータD。~D、と逆拡散符号列用シフトレジスタ620の第1乃至第8 のフリップフロップ621~628にそれぞれ格納された逆拡散符号C:~C。 との乗算が、第1乃至第8の乗算器631~638でそれぞれ行われる。その結 果、D,×C。の値を示す出力信号が第8の乗算器638から出力され、D。× C,の値を示す出力信号が第7の乗算器637から出力され、D。×C₂の値を 25 示す出力信号が第6の乗算器636から出力され、D,×C。の値を示す出力信 号が第5の乗算器635から出力され、Da×C,の値を示す出力信号が第4の 乗算器 6 3 4 から出力され、D2 × C。の値を示す出力信号が第 3 の乗算器 6 3 3から出力され、D,×C。の値を示す出力信号が第2の乗算器632から出力 され、D。×C,の値を示す出力信号が第1の乗算器631から出力される。

* 第四章 ` 第9の動作状態では、信号入力端子601にデジタル信号Ⅰ。の9番目のサン 『インヹー タ5. プリングデータわ』がをロックCLKに同期して入力されるとともに、クロック 17 CLKがアドレスカウ製み604のクロック入力端子Cに入力されて、アドレス 、展生 ウェカウンタ,604の出力信号が、第0番地を示す"000"となる。その結果、9 学技術 www 番目のサンプリング表主タD。が第1のメモリ611に書き込まれて保持される。 ※ このとき、記憶部 6 1 8 70 第 2 乃至第 8 のメモリ 6 1 2 ~ 6 1 8 には、第 8 の動 × □ 10 作状態まで書き込まれたり番目乃至8番目のサンプリングデータD, ~D, がそ 5.75° - れぞれ保持されている。また、逆拡散符号列用シフトレジスタ 6 2 0 に格納され : . . · . · . -ている各逆拡散符号がプロックCLKに同期してシフトされる結果、第1の逆拡 مستفهد المستعدد 8 の逆拡散符号用フリジプフロップ 6 2 2 ~ 6 2 8 には逆拡散符号 C, ~ C, が されたデジタル信号IWD9番目のサンプリングデータD。と逆拡散符号列用シ プラグラフトレジスタ620の第1の逆拡散符号用フリップフロップ621にシフトされ 等。 た逆拡散符号C。との乗算が第1の乗算器631で行われるとともに、第2乃至 第8のメモリ612~61.8にそれぞれ保持されたデジタル信号1。の2番目か ・ ・ 20 ら8番目のサンプリングデータD」 ~D、と逆拡散符号列用シフトレジスタ62 0の第2乃至第8の逆拡散符号用フリップフロップ622~628にそれぞれシ プレー・フトされた逆拡散符号を置って、との乗算が第2乃至第8の乗算器632~63 ディー 等 8でそれぞれ行われる話その結果、D。×C。の値を示す出力信号が第1の乗算 器631がら出力されがり、×C」の値を示す出力信号が第8の乗算器638か 16:14:1. 25 ら出力され、Dr×Cがの値を示す出力信号が第7の乗算器637から出力され、 ・・・・・ D。×C。の値を示す出力信号が第6の乗算器636から出力され、D。×C。 ン・・・・・・・・・・の値を示す出力信号が第5の乗算器635から出力され、D.×C。の値を示す 「「A T A B 力信号が第4の乗算器 634から出力され、D。×C。の値を示す出力信号が

器632から出力される。

第1乃至第4の加算器641~644は、6ビット+6ビットの加算器であり、 7 ビットの出力信号を出力する。第5 および第6 の加算器645,646は、7 ビット+7ビットの加算器であり、8ビットの出力信号を出力する。第7の加算 10 器647は、8ビット+8ビットの加算器であり、9ビットの出力信号を出力す る。第1の加算器641では、第1の乗算器631の出力信号(6ビット)と第 2の乗算器632の出力信号(6ビット)との加算が行われる。第2の加算器6 42では、第3の乗算器633の出力信号(6ビット)と第4の乗算器634の 出力信号(6ビット)との加算が行われる。第3の加算器643では、第5の乗 15 算器 6 3 5 の出力信号 (6 ビット) と第 6 の乗算器 6 3 6 の出力信号 (6 ビット) との加算が行われる。第4の加算器644では、第7の乗算器637の出力信号 (6ビット)と第8の乗算器638の出力信号(6ビット)との加算が行われる。 第5の加算器645では、第1の加算器641の出力信号(7ビット)と第2の 加算器642の出力信号(7ビット)との加算が行われる。第6の加算器646 20 では、第3の加算器643の出力信号(7ビット)と第4の加算器644の出力 信号(7ビット)との加算が行われる。第7の加算器647では、第5の加算器 6 4 5 の出力信号 (8 ビット) と第 6 の加算器 6 4 6 の出力信号 (8 ビット) と の加算が行われる。この結果、デジタル信号Ⅰ。と逆拡散符号列C、C。C。 C₄ C₃ C₂ C₁ C₂ との相関値MFOUTが得られ、出力端子605を介して 25 外部に出力される。

上記説明では、逆拡散符号列C、C。C。C、C、C、C、C、C。C。を構成する各 逆拡散符号は1ビットとした。しかし、逆拡散符号列C、C。C。C、C、C。C。 C、C。を構成する各逆拡散符号のビット数が2以上である場合もある(ただし、 各逆拡散符号のビット数はデジタル信号 I。のビット数よりも小さい)。たとえ ば、各逆拡散符号が、1,0,-1を示す2ビットの場合である。各逆拡散符号のビット数が2以上である場合には、第10図に示した逆拡散符号列用シフトレジスタ620の代わりに、互いに並列接続された2個以上のフリップフロップからなるフリップフロップ群を8個用いて巡回型タップ付きシフトレジスタを構成5 された逆拡散符号列用シフトレジスタを使用すればよい。

第1乃至第8の乗算器631~638は、論理回路で構成された乗算器である必要はなく、同じ乗算結果を出力する手段(たとえば、逆拡散符号が1の場合には入力信号をそのまま出力し、逆拡散符号が0(係数-1の乗算)の場合には入力信号の符号ビットを反転して出力する回路)であってもよい。

10 第8図に示したようなFIR2倍補間デジタルフィルタを用いて8倍拡散 I6 タップのデジタルマッチトフィルタを構成する場合には、16個のメモリからな る記憶部を記憶部410の代わりに用いるとともに、16個のメモリを順にアド レス指定するカウンタを書込み選択回路430の代わりに用いればよい。

第9図に示したようなオーバーサンプリングされたデジタル信号と逆拡散符号 列との相関値を求めるデジタルマッチトフィルタを構成する場合には、8個のメモリからそれぞれなる2つの記憶部を第1および第2の記憶部510,530の代わりに用いるとともに、2つの記憶部の8個のメモリをそれぞれ順にアドレス指定する2つのカウンタを第1および第2の書込み選択回路520,530の代わりに用いればよい。

20 産業上の利用可能性

以上説明したように、本発明のデジタルマッチトフィルタでは、従来のマッチトフィルタよりも消費電力の大幅な低減が図れるとともに、デジタル回路だけで構成することができる。したがって、本発明のデジタルマッチトフィルタを利用することにより、デジタル信号処理用の周辺回路とともにLSIにすることが容 3となり、たとえばスペクトラム拡散通信用の受信器の小型化が図れる。

請求の範囲

- 1. クロックに同期したNビットのデジタル信号とM個のデジタル符号からなるデジタル符号列との相関値を求めるためのデジタルマッチトフィルタであって、
- 5 a) 前記Nビットのデジタル信号が入力される第1乃至第Mのデジタル信号記憶 手段と、
 - b) 前記クロックに同期して前記第1乃至第Mのデジタル信号記憶手段を順に1 個ずつ選択して、該選択したデジタル信号記憶手段に前記Nビットのデジタル 信号を記憶させるデジタル書込み選択手段と、
- 10 c) 縦続接続された第1段乃至第M段の符号用フリップフロップを有し、かつ、 前記クロックに同期して動作するデジタル符号列用巡回型シフトレジスタであ って、
 - ・前記M個のデジタル符号が前記第1段乃至第M段の符号用フリップフロップ にそれぞれ格納され、
- ・前記第M段の符号用フリップフロップの出力端子が前記第1段の符号用フリップフロップの入力端子に接続されている、 デジタル符号列用巡回型シフトレジスタと、
 - d) 前記第1乃至第Mのデジタル信号記憶手段の出力信号と前記第1段乃至第M 段の符号用フリップフロップの出力信号とをそれぞれ乗算する第1乃至第Mの デジタル乗算手段と、
 - e) 該第1乃至第Mのデジタル乗算手段の出力信号を加算するデジタル加算手段 と、

を含むデジタルマッチトフィルタ。

20

- 2. 請求項1記載のデジタルマッチトフィルタであって、
- 25 前記第1乃至第Mのデジタル信号記憶手段がそれぞれ、前記クロックに同期して動作する並列接続されたN個のフリップフロップを含み、

前記デジタル書込み選択手段が、

縦続接続された第1段乃至第M段の書込み選択用フリップフロップを有し、かつ、前記クロックに同期して動作する書込み選択用巡回型シフトレジスタであっ

て、前記第M段の書込み選択用フリップフロップの出力信号が前記第1段の書込み選択用フリップフロップに入力される、書込み選択用巡回型シフトレジスタを 含み、

動作開始時に、前記デジタル信号記憶手段を選択する信号が前記第1段乃至第 5 M段の書込み選択用フリップフロップの任意の1個に格納されている、

デジタルマッチトフィルタ。

3. 請求項1記載のデジタルマッチトフィルタであって、

前記第1乃至第Mのデジタル信号記憶手段がそれぞれ、前記クロックに同期して動作する並列接続されたN個のフリップフロップを含み、

10 前記デジタル書込み選択手段が、

動作開始前はリセットされ、動作開始後は前記クロックに同期して動作する縦 続接続された第1段乃至第M段の書込み選択用フリップフロップと、

動作開始後に、前記デジタル信号記憶手段を選択する信号を前記第1段の書込み選択用フリップフロップに前記クロックの一周期よりも短い期間だけ出力し、

15 該期間の経過後には、前記第M段の書込み選択用フリップフロップの出力信号を 前記第1段の書込み選択用フリップフロップに出力するデジタル選択回路とを含 む、

デジタルマッチトフィルタ。

- 4. 請求項1記載のデジタルマッチトフィルタであって、
- 20 前記第1乃至第Mのデジタル信号記憶手段が、Nビットの第1乃至第Mのメモリを含み、

前記デジタル書込み選択手段が、前記クロックをカウントして前記第1乃至第 Mのメモリのアドレスを前記クロックに同期して順に出力するアドレスカウンタ を含む、

- 25 デジタルマッチトフィルタ。
 - 5. 第2のクロックのm倍の周波数を有する第1のクロックでオーバーサンプ リングされたNビットのデジタル信号とM個のデジタル符号からなるデジタル符 号列との相関値を求めるためのデジタルマッチトフィルタであって、
 - a) 前記Nビットのデジタル信号が入力されるm×M個のデジタル信号記憶手段

と、

15

- b) 前記第1のクロックに同期して前記m×M個のデジタル信号記憶手段を順に 1個ずつ選択し、該選択したデジタル信号記憶手段に前記Nビットのデジタル 信号を記憶させるデジタル書込み選択手段と、
- 5 c) 前記m×M個のデジタル信号記憶手段をm個ごとに分割して前記m×M個の デジタル信号記憶手段をM個のブロックに分け、該M個のブロックに含まれる 前記m個のデジタル信号記憶手段の出力信号を前記第2のクロックの一周期内 に順に選択して出力する第1乃至第Mのデジタル選択手段と、
 - d) 縦続接続された第1段乃至第M段の符号用フリップフロップを有し、かつ、
- 10 前記第2のクロックに同期して動作するデジタル符号列用巡回型シフトレジスタであって、
 - ・前記M個のデジタル符号が前記第1段乃至第M段の符号用フリップフロップ にそれぞれ格納され、
 - ・前記第M段の符号用フリップフロップの出力端子が前記第1段の符号用フリップフロップの入力端子に接続されている、

デジタル符号列用巡回型シフトレジスタと、

- e) 前記第1乃至第Mのデジタル選択手段の出力信号と前記第1段乃至第M段の 符号用フリップフロップの出力信号とをそれぞれ乗算する第1乃至第Mのデジ タル乗算手段と、
- 20 f) 該第1乃至第Mのデジタル乗算手段の出力信号を加算するデジタル加算手段と、

を含むデジタルマッチトフィルタ。

6. 請求項5記載のデジタルマッチトフィルタであって、

前記m×M個のデジタル信号記憶手段がそれぞれ、前記第1のクロックに同期 して動作する並列接続されたN個のフリップフロップを含み、

前記デジタル書込み選択手段が、

縦続接続された第1段乃至第m×M段の書込み選択用フリップフロップを有し、かつ、前記第1のクロックに同期して動作する書込み選択用巡回型シフトレジスタであって、前記第m×M段の書込み選択用フリップフロップの出力信号が前記

第1の書込み選択用フリップフロップに入力される、書込み選択用巡回型シフト レジスタを含み、

動作開始時に、前記デジタル信号記憶手段を選択する信号が前記第1段乃至第m×M段の書込み選択用フリップフロップの任意の1個に格納されている、

- 5 デジタルマッチトフィルタ。
 - 7. 請求項5記載のデジタルマッチトフィルタであって、

前記m×M個のデジタル信号記憶手段がそれぞれ、前記第1のクロックに同期して動作する、並列接続されたN個のフリップフロップを含み、

前記デジタル書込み選択手段が、

10 動作開始前はリセットされ、動作開始後は前記第1のクロックに同期して動作 する縦続接続された第1段乃至第m×M段の書込み選択用フリップフロップと、

動作開始後に、前記デジタル信号記憶手段を選択する信号を前記第1段の書込み選択用フリップフロップに前記第1のクロックの一周期よりも短い期間だけ出力し、該期間の経過後には、前記第m×M段の書込み選択用フリップフロップの出力信号を前記第1段の書込み選択用フリップフロップに出力するデジタル選択回路とを含む、

デジタルマッチトフィルタ。

8. 請求項5記載のデジタルマッチトフィルタであって、

前記m×M個のデジタル信号記憶手段が、m×M個のNビットのメモリを含み、 20 前記デジタル書込み選択手段が、前記第1のクロックをカウントして前記m× M個のメモリのアドレスを前記第1のクロックに同期して順に出力するアドレス カウンタを含む、

デジタルマッチトフィルタ。

- 9. 第2のクロックのm倍の周波数を有する第1のクロックでオーバーサンプ 25 リングされたNビットのデジタル信号とM個のデジタル符号からなるデジタル符 号列との相関値を求めるためのデジタルマッチトフィルタであって、
 - a) シリアルに入力される前記デジタル信号をシリアル/パラレル変換して第1 乃至第mのデジタル信号をパラレルに出力するシリアル/パラレル変換手段と、
 - b) 該シリアル/パラレル変換手段から前記第1乃至第mのデジタル信号がそれ

ぞれ入力され、かつ、M個の記憶ユニットをそれぞれ有する第1乃至第mのデジタル信号用記憶手段と、

- c) 前記第2のクロックに同期して前記第1乃至第mのデジタル信号用記憶手段 ごとに前記M個の記憶ユニットを順に1個ずつ選択し、該選択した記憶ユニッ
- 5 トに前記第1乃至第Mのデジタル信号をそれぞれ記憶させるデジタル書込み選択手段と、
 - d) 前記第1乃至第mのデジタル信号用記憶手段の出力信号を前記M個の記憶ユニットごとに前記第2のクロックの一周期内に順に選択してそれぞれ出力する第1乃至第Mのデジタル選択手段と、
- 10 e) 縦続接続された第1段乃至第M段の符号用フリップフロップを有し、かつ、前記第2のクロックに同期して動作するデジタル符号列用巡回型シフトレジスタであって、
 - ・前記M個のデジタル符号が前記第1段乃至第M段の符号用フリップフロップ にそれぞれ格納され、
- 15 ・前記第M段の符号用フリップフロップの出力端子が前記第1段の符号用フリップフロップの入力端子に接続されている、

デジタル符号列用巡回型シフトレジスタと、

- f) 前記第1乃至第Mのデジタル選択手段の出力信号と前記第1段乃至第M段の 符号用フリップフロップの出力信号とをそれぞれ乗算する第1乃至第Mのデジ タル乗算手段と、
- g) 該第1乃至第Mのデジタル乗算手段の出力信号を加算するデジタル加算手段 と、

を含むデジタルマッチトフィルタ。

20

- 10. 請求項9記載のデジタルマッチトフィルタであって、
- 25 前記第1乃至第mのデジタル信号用記憶手段の前記M個の記憶ユニットがそれ ぞれ、前記第2のクロックに同期して動作する並列接続されたN個のフリップフロップを含み、

前記デジタル書込み選択手段が、

縦続接続された第1段乃至第M段の書込み選択用フリップフロップをそれぞれ

有し、かつ、前記第2のクロックに同期して動作する第1乃至第mの書込み選択 用巡回型シフトレジスタであって、前記第M段の書込み選択用フリップフロップ の出力信号が前記第1段の書込み選択用フリップフロップに入力される、第1乃 至第mの書込み選択用巡回型シフトレジスタを含み、

5 動作開始時に、前記第1乃至第mのデジタル信号記憶手段の前記M個の記憶ユニットを選択する信号が、第1乃至第mの書込み選択用巡回型シフトレジスタの前記第1段乃至第M段の書込み選択用フリップフロップの任意の1個にそれぞれ格納されている、

デジタルマッチトフィルタ。

10 11. 請求項9記載のデジタルマッチトフィルタであって、

前記第1乃至第mのデジタル信号用記憶手段の前記M個の記憶ユニットがそれ ぞれ、前記第2のクロックに同期して動作する並列接続されたN個のフリップフロップを含み、

前記デジタル書込み選択手段が、

15 動作開始前はリセットされ、動作開始後は前記第2のクロックに同期して動作する縦続接続された第1段乃至第M段の書込み選択用フリップフロップをそれぞれ有する第1乃至第mの書込み選択用シフトレジスタと、


動作開始後に、前記第1乃至第mのデジタル信号記憶手段の前記M個の記憶ユニットを選択する信号を前記第1乃至第mの書込み選択用シフトレジスタの前記 第1段乃至第M段の書込み選択用フリップフロップに前記第2のクロックの一周 期よりも短い期間だけそれぞれ出力し、該期間の経過後には、前記第1乃至第m の書込み選択用シフトレジスタの前記第M段の書込み選択用フリップフロップの 出力信号を前記第1乃至第mの書込み選択用シフトレジスタの前記第1段の書込み選択用フリップフロップにそれぞれ出力する第1乃至第mのデジタル選択回路 25 とを含む、

デジタルマッチトフィルタ。

12. 請求項9記載のデジタルマッチトフィルタであって、

前記第1乃至第mのデジタル信号用記憶手段の前記M個の記憶ユニットがそれ ぞれ、Nビットのデジタル信号記憶用メモリを含み、 前記デジタル書込み選択手段が、前記第2のクロックをカウントして前記第1 乃至第mのデジタル信号用記憶手段ごとに前記デジタル信号記憶用メモリのアドレスを前記第2のクロックに同期して順に出力するアドレスカウンタを含む、デジタルマッチトフィルタ。


5




Page: 53

2/10

FIG.2




_10 D6 | D5 | D4 | D3 | D2 | D1 | D0 第8の 100 動作状態 C5 C6 C7 C3 C4 _10 第9の D6 | D5 | D4 | D3 | D2 | D1 D8 D7 100 動作状態 C5 C6 C7 C1 C3 C0 C2




Page: 55






5/10


FIG.5




lo Q 書き込み _210 201 D0||D1||D2||D3||D4||D5| D6 D7 第8の 動作状態 230 C1 CO 109 書き込み -210 201 D8||D1| D2 D3 D4 D5 | D6 D7 第9の 動作状態 230 C3









Page: 60

9/10

FIG.9





FIG. 10



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP97/02647

	ASSIFICATION OF SUBJECT MATTER		•				
	. Cl ⁶ G06F17/15, H03H17/02,						
According to International Patent Classification (IPC) or to both national classification and IPC							
B. FIELDS SEARCHED							
Minimum documentation searched (classification system followed by classification symbols)							
Int	. C1 ⁶ G06F17/15, H03H17/02,	H04J13/02					
Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched Jitsuyo Shinan Koho 1926 - 1996 Jitsuyo Shinan Toroku Kokai Jitsuyo Shinan Koho 1971 - 1997 Koho 1996 - 1997 Toroku Jitsuyo Shinan Koho 1994 - 1997 Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)							
C. DOCUMENTS CONSIDERED TO BE RELEVANT							
Category*	Citation of document, with indication, where ap		Relevant to claim No.				
X	JP, 5-252141, A (Ricoh Co., September 28, 1993 (28. 09. Page 7, column 11, lines 26 (Family: none)	93),	1 - 4				
x	JP, 9-116522, A (NTT Mobile Network Inc.), May 2, 1997 (02. 05. 97), Page 3, column 4, line 15 to line 28 (Family: none)	1 - 4					
A	JP, 8-065205, A (Matsushita Co., Ltd.), March 8, 1996 (08. 03. 96), Page 2, column 2, lines 4 to		1 - 12				
Furthe	ler documents are listed in the continuation of Box C.	See patent family annex.					
•		In the document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention. "X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone. "Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined without or more other such documents, such combination being obvious to a person skilled in the art. "&" document member of the same patent family. Date of mailing of the international search report. November 11, 1997 (11. 11. 97)					
Name and mailing address of the ISA/		Authorized officer					
Japanese Patent Office		Telephone No.	:				
Facsimile No. Telephone No.							

		<u>-</u>			
A. 発明の属する分野の分類 (E Int. Cl G06F17/		2, H04J13/02			
B. 調査を行った分野					
調査を行った最小限資料(国際特許		9 1704119/09		•	
Int. Cl* G06F17/15, H03H17/02, H04J13/02					
最小限資料以外の資料で調査を行った分野に含まれるもの					
	6-1996年				
日本国公開実用新案公報 1971-1997年 日本国実用新案登録公報 1996-1997年					
)4-1997年			·	
TABLER POLICE TO S					
国際調査で使用した電子データベー	-ス (データベースの名称、	(調査に使用した用語)		•	
		•			
,					
			 		
C. 関連すると認められる文献	·				
引用文献の	パー如の体帯状態演斗エ	しょい その即連十二体証のま		関連する	
		ときは、その関連する箇所の表 コー), 28、9月, 199		請求の範囲の番号	
	37頁,第11欄第26一		3 (20	1 4	
	2.05.97),第3頁,	・ティ移動通信網株式会社) 第4欄,第15行-第4頁,		1-4	
		業株式会社) , 8. 3月. 1 -19行(ファミリーなし)	996 (1-12	
L C欄の続きにも文献が列挙され	ている。	□ パテントファミリー	に関する別	紙を参照。	
* 引用文献のカテゴリー 「A」特に関連のある文献ではなく、一般的技術水準を示すもの 「E」先行文献ではあるが、国際出願日以後に公表されたもの 「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献(理由を付す) 「O」ロ頭による開示、使用、展示等に言及する文献 「P」国際出願日前で、かつ優先権の主張の基礎となる出願		の日の後に公表された文献 「T」国際出願日又は優先日後に公表された文献であって て出願と矛盾するものではなく、発明の原理又は理 論の理解のために引用するもの 「X」特に関連のある文献であって、当該文献のみで発明 の新規性又は進歩性がないと考えられるもの 「Y」特に関連のある文献であって、当該文献と他の1以 上の文献との、当業者にとって自明である組合せに よって進歩性がないと考えられるもの 「&」同一パテントファミリー文献			
国際調査を完了した日 31.10.97		国際調査報告の発送日	1.11	.97	
国際調査機関の名称及びあて先 日本国特許庁(ISA/JP) 郵便番号100 東京都千代田区霞が関三丁目4番3号		特許庁審査官(権限のある職 石井茂和 電話番号 03-3581-	囙		

様式PCT/1SA/210 (第2ページ) (1992年7月)

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
□ other:

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.

This Page Blank (uspto)